TTL和CMOS與非門和閒置端應如何處理？有何不同

7=b；y=(ab)'=(bb)'=b'=(1b)'=b';所以選空端相當於接高電平。

一般在做電路板時沒用的 ... TTL和CMOS與非門和閒置端應如何處理？有何不同 2021-03-1918:23:02字數4887閱讀6136 1樓：匿名使用者 ttl和cmos與非門閒置輸入端，ttl與非門的閒置輸入端可以懸空，懸空時相當於接高電平。

cmos與非門閒置輸入端應接高電平或地。

因cmos輸入懸空時能感應出高電壓會損壞晶片。

兩種晶片閒置輸出可懸空。

為什麼ttl與非門輸入端懸空相當於接高電平?實際電路中,閒置管腳應如何處理? 2樓：匿名使用者 實際電路中，與非門、與門閒置的輸入端管腳應接到高電平（即通過電阻接到電源正電壓）。

去看數電里閘電路章節。

首先ttl與非門的兩個輸入端是一個具雙發射極的三極體，懸空端a的電平受另一個輸入端b鉗制，因為它們是有同一個基極c，電壓為b+0.7,a=c-0. 7=b；y=(ab)'=(bb)'=b'=(1b)'=b';所以選空端相當於接高電平。

一般在做電路板時沒用的腳我們都是用錫把固定在板上而不接入電路，即讓它保持懸空。

擴充套件資料 ttl電平訊號對於計算機處理器控制的裝置內部的資料傳輸是很理想的，首先計算機處理器控制的裝置內部的資料傳輸對於電源的要求不高以及熱損耗也較低，另外ttl電平訊號直接與積體電路連線而不需要**昂貴的線路驅動器以及接收器電路。

再者，計算機處理器控制的裝置內部的資料傳輸是在高速下進行的，而ttl介面的操作恰能滿足這個要求。

ttl型通訊大多數情況下，是採用並行資料傳輸方式，而並行資料傳輸對於超過10英尺的距離就不適合了。

這是由於可靠性和成本兩面的原因。

因為在並行介面中存在著偏相和不對稱的問題，這些問題對可靠性均有影響。

數位電路中，由ttl電子元器件組成電路使用的電平。

電平是個電壓範圍，規定輸出高電平》2.4v,輸出低電平<0. 4v。

在室溫下，一般輸出高電平是3.5v，輸出低電平是0. 2v。

最小輸入高電平和低電平：輸入高電平》=2. 0v，輸入低電平<=0.8v，噪聲容限是0.4v。

3樓：匿名使用者 建議你去看數電里閘電路章節。

首先ttl與非門的兩個輸入端是一個具雙發射極的三極體，懸空端a的電平受另一個輸入端b鉗制，因為它們是有同一個基極c，電壓為b+0.7,a=c-0. 7=b;y=(ab)'=(bb)'=b'=(1b)'=b';所以選空端相當於接高電平。

一般我們在做電路板時沒用的腳我們都是用錫把固定在板上而不接入電路，即讓它保持懸空 4樓：匿名使用者 這是由ttl電路內部特性決定的，實際電路中，閒置管腳接vcc電路更可靠。

5樓：巨蟹逝陽 從原理圖上看,如ttl與非門的輸入端是npn三極體的發射極,三極體的基極有電阻接電源vcc, 當三極體的輸入端懸空時,三極體的基極到發射極無電流,三極體截止,通過放大反相使得輸出為低電平.所以輸入端懸空相當於邏輯高電平.實際電路中ttl與非門輸入端可以懸空. 實際電路中，與非門、與門閒置的輸入端管腳應接到高電平（即通過電阻接到電源正電壓），或非門、或門閒置的輸入端管腳應接到低電平（即通過電阻接到電源地）。

在數位電路中ttl與非門的多餘的輸入端應如何處理？有幾種方法？ 20 6樓：湯瑞愛 ttl與非門在使用時如果有多餘端子不用一般不應懸空，有以下處理方式： 1.將其經1~3千歐電阻接正電源正端 2.接高電平vh 3.與其他訊號輸入端並接使用 ps:或非及或閘電路的多餘輸入端子應接低電平。

與門其輸入端子必須接低電平 7樓：新醬 ttl與非閘電路多餘 輸入端的處理有四種方法： 1、將多餘輸入端接高電平．即通過限流電阻與電源相連線。

2、根據ttl閘電路的輸入特性可知，當外接電阻為大電阻時．其輸入電壓為高電平。

這樣可以把多餘的輸入端懸空．此時．輸入端相當於外接高電平。

3、通過大電阻到地，這也相當於輸入端外接高電平。

4、當ttl閘電路的工作速度不高．訊號源驅動能力較強．多餘輸入端也可與使用的輸入端並聯使用。

非門：非門（英文notgate），又稱反相器，是邏輯電路的基本單元，非門有一個輸入和一個輸出端。

非門是基本的邏輯閘，因此在ttl和cmos積體電路中都是可以使用的。

別稱 ： 反相器適用領域範圍： 邏輯 外文名： notgate 應用學科： 物理實質： 邏輯電路的基本單元 8樓：奮鬥小朱 對於ttl電路，與非門多餘的不接，相當於高電平，故對於與非門多餘的可以接高電平或懸空； 對於cmos電路，多餘的門不接，狀態不確定，故只能接高電平！ 9樓：匿名使用者 第一、接高電平；第 二、懸空。

10樓：風雷小草 接高電平，如果是或非門，則應接低電平。

ttl閘電路和cmos閘電路輸入端懸空有什麼區別 11樓：匿名使用者 ttl電路對於閒著的輸入端得處理原則是：1：對於與非門可以直接接電源vcc或是接個1--10k電阻接電源。

2：若前級驅動允許可將閒置的輸入端懸空（相當於1）。

3： 在外界干擾很小時，與非門的閒置端可以懸空（相當於1）。

3：或非門不用的應接地，與或門中不適用的與門至少有一個輸入端接地。

***s端不允許懸空。

12樓：鄭浪啪 1、結構不同。

ttl閘電路是由電晶體構成的邏輯電路，cmos閘電路以mos管作為開關器件的閘電路是cmos閘電路，其中為p-mos管和n-mos管構成互補的結構形式。

2、電壓電流不同。

由於器件的電壓不同，ttl電路和cmos電路定義的高低電平電壓以及電流不一樣.。

所謂的需要加ttl訊號就是可以以ttl標準的高或低電平訊號來觸發它，而所謂的ttl訊號是一個電平標準。

ttl與非閘電路多餘輸入端的處理方法 13樓：我的行雲筆記 對於ttl與非門，只要電路輸入端有低電平輸入，輸出就為高電平，只有輸入端全部為高電平時，輸出才為低電平。

根據其邏輯功能．當某輸入端外接高電平時耐其邏輯功能無影響，根據這一特點應採用以下四種方法: 1、將多餘輸入端接高電平，即通過限流電阻與電源相連線。

2、根據ttl閘電路的輸入特性可知，當外接電阻為大電阻時．其輸入電壓為高電平。

這樣可以把多餘的輸入端懸空此時輸入端相當於外接高電平。

3、通過大電阻到地，這也相當於輸入端外接高電平4、當ttl閘電路的工作速度不高，訊號源驅動能力較強多餘輸入端也可與使用的輸入端並聯使用。

14樓：匿名使用者 1、cmos與非閘電路多餘輸入端的處理 與非閘電路的邏輯功能是輸入訊號只要有低電平．輸出訊號就是高電平． 只有當輸入訊號全部為高電平時．輸出訊號才是低電平。

所以某輸入端輸入電平為高電平時．對電路的邏輯功能並無影響．即其它使用的輸入端與輸出 端之間仍具有與或者與非邏輯功能。

這樣對於cmos與門、與非閘電路的多餘輸入端就應採用高電平,即可通過限流電阻接電源。

2.ttl與非閘電路多餘輸入端的處理 對於ttl與非門，只要電路輸入端有低電平輸入，輸出就為高電平．只有輸入端全部為高電平時．輸出才為低電平。

根據其邏輯功能．當某輸入端外接高電平時耐其邏輯功能無影響．根據這一特點應採用以下四種方法 1、將多餘輸入端接高電平．即通過限流電阻與電源相連線。

2、根據ttl閘電路的輸入特性可知，當外接電阻為大電阻時．其輸入電壓為高電平。

這樣可以把多餘的輸入端懸空．此時．輸入端相當於外接高電平。

3、通過大電阻到地，這也相當於輸入端外接高電平。

4、當ttl閘電路的工作速度不高．訊號源驅動能力較強．多餘輸入端也可與使用的輸入端並聯使用。

15樓：七先生是遊戲鬼才 這個處理方法還是非常簡單，你可以找專業的工作人員來給你解決一下。

16樓：陳堅道 與非門邏輯關係的等點： 只有當全部輸入端都處於高電平時，輸出端才呈現低電平；只要有一個輸入端處於低電平，輸出端就輸出高電平。

與非閘電路多餘輸入端必須與其它使用的輸入端並聯或串接限流電阻接+電源。

17樓：匿名使用者 與非門的任意一個輸入端是低電平，則其它的輸入端無論怎樣變化，輸出永遠是高電平，所以，與非門多餘的輸入端必須要接電源正端，否則會阻斷其它輸入端的訊號的。

ttl或非門多餘輸入端的處理是正確的是ttl或非門多餘輸入端的處理是正確的是 18樓：東京沒*** 對於ttl與非門，只要電路輸入端有低電平輸入，輸出就為高電平，只有輸入端全部為高電平時，輸出才為低電平。

根據其邏輯功能．當某輸入端外接高電平時耐其邏輯功能無影響，根據這一特點應採用以下四種方法： 1、將多餘輸入端接高電平，即通過限流電阻與電源相連線。

2、根據ttl閘電路的輸入特性可知，當外接電阻為大電阻時．其輸入電壓為高電平。

這樣可以把多餘的輸入端懸空此時輸入端相當於外接高電平。

3、通過大電阻到地，這也相當於輸入端外接高電平4、當ttl閘電路的工作速度不高，訊號源驅動能力較強多餘輸入端也可與使用的輸入端並聯使用。

19樓：無畏無知者 ttl邏輯電路里，輸入端管腳懸空相當於接高電平； 閘電路對於多餘輸入端可以與同一個門的其他輸入訊號端並接在一起； 而對於或門，多餘輸入端必須接低電平，如直接接地以及通過一個電阻接地； 而對於與門，多餘輸入端必須接高電平，如直接接電源端以及通過一個電阻接電源端； 20樓：匿名使用者 正確答案是c，阻值小點更好。

21樓：匿名使用者 應該是c不過直接接地也可以 相關推薦 Excel中柱狀圖在儲存為PDF格式檔案後不顯示 用VerilogHDL語言設計8位三態緩衝器 1，為什麼與非門，或非門的輸出端不能並聯使用 TTL和CMOS與非門和閒置端應如何處理？有何不同 對CMOS與非閘電路，其多餘輸入端正確的處理方法是 相關推薦 Excel中柱狀圖在儲存為PDF格式檔案後不顯示 用VerilogHDL語言設計8位三態緩衝器 1，為什麼與非門，或非門的輸出端不能並聯使用 TTL和CMOS與非門和閒置端應如何處理？有何不同 對CMOS與非閘電路，其多餘輸入端正確的處理方法是 相關閱讀 Excel中柱狀圖在儲存為PDF格式檔案後不顯示 用VerilogHDL語言設計8位三態緩衝器 1，為什麼與非門，或非門的輸出端不能並聯使用 TTL和CMOS與非門和閒置端應如何處理？有何不同 對CMOS與非閘電路，其多餘輸入端正確的處理方法是 已知三角形ABC中，內角A,B,C的對邊分別是a,b,c,若 topic 社會 教育 文化 娛樂 健康 科技 心理 時尚 家居 美食 旅遊 汽車 育兒 收藏 科學 財經 遊戲 數碼 寵物 三農 職場 歷史 體育 動漫 國際 軍事 電影 知識 其它