反或閘- 維基百科,自由的百科全書 - Wikipedia
文章推薦指數: 80 %
或非門(英語:NOR gate)是數字邏輯中實現邏輯或非的邏輯門,功能見右側真值表。
若輸入均為低電平(0),則輸出為高電平(1);若輸入中至少有一個為高電平(1),則 ...
反或閘
語言
監視
編輯
基本邏輯門
緩衝
非
及
反及
或
或非
異或
同或
蘊含
蘊含非
輸入A B
輸出ANORB
0
0
1
0
1
0
1
0
0
1
1
0
或非門(英語:NORgate)是數字邏輯中實現邏輯或非的邏輯門,功能見右側真值表。
若輸入均為低電平(0),則輸出為高電平(1);若輸入中至少有一個為高電平(1),則輸出為低電平(0)。
或非是邏輯或加邏輯非得到的結果。
或非是一種具有函數完備性的運算,因此其他任何邏輯函數都能用或非門實現。
相比之下,邏輯或運算器是一種單調的運算器,其只能將低電平變為高電平,但不能將高電平變為低電平。
或非門全加器
在絕大多數但不是所有的電路設計中,邏輯非的功能本身就包含在結構中,如CMOS和TTL等。
在這樣的邏輯系列中,要實現或門,唯一的方法是用2個或更多的邏輯門來實現,如一個或非門加一個反相器,但一個重要的例外是多米諾邏輯(英語:dominologic),因為其結構中本身就沒有反相邏輯。
目次
1概述
2硬件描述和引腳分配
2.1可用型號
3實現
3.1備選方案
4或非邏輯
5參見
概述編輯
下列包括邏輯門的3種符號:形狀特徵型符號(ANSI/IEEEStd91-1984)、IEC矩形國標符號(IEC60617-12)和不再使用的DIN符號(DIN40700)。
其他的邏輯門符號見邏輯門符號表。
表達式
符號
功能表
繼電器邏輯
ANSI/IEEEStd91-1984
IEC60617-12
DIN40700
Y
=
A
+
B
¯
{\displaystyleY={\overline{A+B}}}
Y
=
A
∨
B
¯
{\displaystyleY={\overline{A\veeB}}}
Y
=
A
∨
¯
B
{\displaystyleY=A{\overline{\vee}}B}
A
B
Y
=
A
+
B
{\displaystyleY=A+B\,}
Y
=
A
+
B
¯
{\displaystyleY={\overline{A+B}}}
0
0
0
1
0
1
1
0
1
0
1
0
1
1
1
0
硬件描述和引腳分配編輯
或非門是基本的門電路,因此常用於晶體管-晶體管邏輯(TTL)和CMOS集成電路。
標準4000系列CMOS集成電路是4001,包含四個2輸入或非門。
引腳分配如下:
4001四或非門DIP封裝集成電路的引腳分配圖
輸入A1
輸入B1
輸出Q1
輸出Q2
輸入B2
輸入A2
VSS
輸入A3
輸入B3
輸出Q3
輸出Q4
輸入B4
輸入A4
VDD
可用型號編輯
大多數半導體製造商都生產這種元件,如飛兆半導體公司、飛利浦、德州儀器,封裝方式分為直插DIP封裝和SOIC封裝(英語:small-outlineintegratedcircuit)兩種。
元件的數據表可在大多數元件數據庫查詢到。
常用的CMOS和TTL邏輯系列(英語:logicfamily)中,也有8輸入或非門:
CMOS
4001:四2輸入或非門
4025:三3輸入或非門
4002:雙4輸入或非門
4078:單8輸入或非門
TTL
7402:四2輸入或非門
7427:三3輸入或非門
7425:雙4輸入或非門(有閘門,已不再使用)
74260:雙5輸入或非門
744078:單8輸入或非門或非門在老式的RTL和ECL系列中很高效,使用非常普遍。
實現編輯
CMOS或非門的集成電路版圖
上圖展示了使用NMOS線路的2輸入或非門的構造。
如果輸入都是高電平,對應的NMOS就會接通,輸出會被拉到低電平;反之輸出會通過上拉電阻被拉到高電平。
下圖展示了使用CMOS技術的2輸入或非門。
輸出端的二極管和電阻用來保護CMOS元件,以防其受到靜電放電(ESD)的損害,從而在電路的邏輯功能中發揮不了作用。
無緩衝CMOS2輸入或非門
備選方案編輯
與非門構建的或非門
或非門構建的與非門
如果沒有專門的或非門,可以用與非門實現或非門,方法是將兩個輸入接在一起的與非門作為另外一個與非門的兩個輸入,然後在後者的輸出接一個輸入接在一起的與非門,即可實現或非門。
任何邏輯門都可以用與非門的組合或或非門的組合實現。
或非邏輯編輯
主條目:或非邏輯
與非門實現的或非門邏輯函數如下:
x
∨
¯
y
=
[
(
x
∧
¯
x
)
∧
¯
(
y
∧
¯
y
)
]
∧
¯
[
(
x
∧
¯
x
)
∧
¯
(
y
∧
¯
y
)
]
{\displaystylex{\overline{\lor}}y=\left[\left(x{\overline{\land}}x\right){\overline{\land}}\left(y{\overline{\land}}y\right)\right]{\overline{\land}}\left[\left(x{\overline{\land}}x\right){\overline{\land}}\left(y{\overline{\land}}y\right)\right]}
或非門具有函數完備性,和與非門一樣可以僅用其實現其他所有的邏輯功能。
NOT(非)
x
¯
{\displaystyle{\overline{x}}}
≡
{\displaystyle\equiv}
x
∨
¯
x
{\displaystylex{\overline{\lor}}x}
AND(與)
x
∧
y
{\displaystylex\landy}
≡
{\displaystyle\equiv}
(
x
∨
¯
x
)
∨
¯
(
y
∨
¯
y
)
{\displaystyle\left(x{\overline{\lor}}x\right){\overline{\lor}}\left(y{\overline{\lor}}y\right)}
NAND(與非)
x
∧
¯
y
{\displaystylex{\overline{\land}}y}
≡
{\displaystyle\equiv}
[
(
x
∨
¯
x
)
∨
¯
(
y
∨
¯
y
)
]
∨
¯
[
(
x
∨
¯
x
)
∨
¯
(
y
∨
¯
y
)
]
{\displaystyle\left[\left(x{\overline{\lor}}x\right){\overline{\lor}}\left(y{\overline{\lor}}y\right)\right]{\overline{\lor}}\left[\left(x{\overline{\lor}}x\right){\overline{\lor}}\left(y{\overline{\lor}}y\right)\right]}
OR(或)
x
∨
y
{\displaystylex\lory}
≡
{\displaystyle\equiv}
(
x
∨
¯
y
)
∨
¯
(
x
∨
¯
y
)
{\displaystyle\left(x{\overline{\lor}}y\right){\overline{\lor}}\left(x{\overline{\lor}}y\right)}
NOR(或非)
x
∨
¯
y
{\displaystylex{\overline{\lor}}y}
≡
{\displaystyle\equiv}
x
∨
¯
y
{\displaystylex{\overline{\lor}}y}
XOR(異或)
x
∨
_
y
{\displaystylex{\underline{\lor}}y}
≡
{\displaystyle\equiv}
(
x
∨
¯
y
)
∨
¯
[
(
x
∨
¯
x
)
∨
¯
(
y
∨
¯
y
)
]
{\displaystyle\left(x{\overline{\lor}}y\right){\overline{\lor}}\left[\left(x{\overline{\lor}}x\right){\overline{\lor}}\left(y{\overline{\lor}}y\right)\right]}
XNOR(同或)
x
∨
_
¯
y
{\displaystylex{\overline{\underline{\lor}}}y}
≡
{\displaystyle\equiv}
[
(
x
∨
¯
y
)
∨
¯
x
]
∨
¯
[
(
x
∨
¯
y
)
∨
¯
y
]
{\displaystyle\left[\left(x{\overline{\lor}}y\right){\overline{\lor}}x\right]{\overline{\lor}}\left[\left(x{\overline{\lor}}y\right){\overline{\lor}}y\right]}
蘊涵
x
→
y
{\displaystylex\rightarrowy}
≡
{\displaystyle\equiv}
[
(
x
∨
¯
x
)
∨
¯
y
]
∨
¯
[
(
x
∨
¯
x
)
∨
¯
y
]
{\displaystyle\left[\left(x{\overline{\lor}}x\right){\overline{\lor}}y\right]{\overline{\lor}}\left[\left(x{\overline{\lor}}x\right){\overline{\lor}}y\right]}
x
←
y
{\displaystylex\leftarrowy}
≡
{\displaystyle\equiv}
[
x
∨
¯
(
y
∨
¯
y
)
]
∨
¯
[
x
∨
¯
(
y
∨
¯
y
)
]
{\displaystyle\left[x{\overline{\lor}}\left(y{\overline{\lor}}y\right)\right]{\overline{\lor}}\left[x{\overline{\lor}}\left(y{\overline{\lor}}y\right)\right]}
等價
x
↔
y
{\displaystylex\leftrightarrowy}
≡
{\displaystyle\equiv}
[
(
x
∨
¯
y
)
∨
¯
x
]
∨
¯
[
(
x
∨
¯
y
)
∨
¯
y
]
{\displaystyle\left[\left(x{\overline{\lor}}y\right){\overline{\lor}}x\right]{\overline{\lor}}\left[\left(x{\overline{\lor}}y\right){\overline{\lor}}y\right]}
重言式
T
{\displaystyle{\mathsf{T}}}
≡
{\displaystyle\equiv}
[
(
x
∨
¯
x
)
∨
¯
x
]
∨
¯
[
(
x
∨
¯
x
)
∨
¯
x
]
{\displaystyle\left[\left(x{\overline{\lor}}x\right){\overline{\lor}}x\right]{\overline{\lor}}\left[\left(x{\overline{\lor}}x\right){\overline{\lor}}x\right]}
矛盾式
⊥
{\displaystyle\perp}
≡
{\displaystyle\equiv}
(
x
∨
¯
x
)
∨
¯
x
{\displaystyle\left(x{\overline{\lor}}x\right){\overline{\lor}}x}
參見編輯
維基共享資源中相關的多媒體資源:或非門
取自「https://zh.wikipedia.org/w/index.php?title=或非门&oldid=70490344」
延伸文章資訊
- 1NOR gate - 非或閘 - 國家教育研究院雙語詞彙
NOR gate. 中國大陸譯名: “或非”门. 以NOR gate 進行詞彙精確檢索結果. 出處/學術領域, 英文詞彙, 中文詞彙. 學術名詞 電子工程, NOR gate, 「反或」閘. 學術名詞
- 2Logic NOR Gate Tutorial
The inclusive NOR (Not-OR) gate has an output that is normally at logic level “1” and only goes “...
- 3只使用NAND或NOR Gate實現邏輯函數- 電子技術設計
也就是說,如果使用NAND或NOR Gate代替AND或OR Gate,那麼所使用的電晶體數量可以減少三分之一。 4.關於上一點,AND Gate實際上是由一個NAND Gate後接一個 ...
- 4NOR gate - 反或閘 - 國家教育研究院雙語詞彙
exclusive NOR gate · 反或邏輯閘. NOR logic gates. 暫無建議訊息. Copyright © 2012國家教育研究院版權所有建議最佳瀏覽螢幕解析度1024×768
- 52-Input NOR 邏輯閘– Mouser 臺灣
2-Input NOR 邏輯閘在Mouser Electronics有售。Mouser提供2-Input NOR 邏輯閘的庫存、價格和資料表。 ... 邏輯閘Quad Pos-NOR Gate....