反或閘- 維基百科,自由的百科全書
文章推薦指數: 80 %
反或閘(英語:NOR gate)是數位邏輯中實現邏輯或非的邏輯閘,功能見右側真值表。
... 下列包括邏輯閘的3種符號:形狀特徵型符號(ANSI/IEEE Std 91-1984)、IEC矩形 ...
反或閘
維基百科,自由的百科全書
跳至導覽
跳至搜尋
基本邏輯閘
緩衝
非
及
反及
或
或非
互斥或
同或
蘊含
蘊含非
輸入A B
輸出ANORB
0
0
1
0
1
0
1
0
0
1
1
0
反或閘全加器
反或閘(英語:NORgate)是數位邏輯中實現邏輯或非的邏輯閘,功能見右側真值表。
若輸入均為低電平(0),則輸出為高電平(1);若輸入中至少有一個為高電平(1),則輸出為低電平(0)。
或非是邏輯或加邏輯非得到的結果。
或非是一種具有函數完備性的運算,因此其他任何邏輯函數都能用反或閘實現。
相比之下,邏輯或運算器是一種單調的運算器,其只能將低電平變為高電平,但不能將高電平變為低電平。
在絕大多數但不是所有的電路設計中,邏輯非的功能本身就包含在結構中,如CMOS和TTL等。
在這樣的邏輯系列中,要實現或閘,唯一的方法是用2個或更多的邏輯閘來實現,如一個反或閘加一個反相器,但一個重要的例外是多米諾邏輯(英語:dominologic),因為其結構中本身就沒有反相邏輯。
目次
1概述
2硬體描述和引腳分配
2.1可用型號
3實現
3.1備選方案
4或非邏輯
5參見
概述[編輯]
下列包括邏輯閘的3種符號:形狀特徵型符號(ANSI/IEEEStd91-1984)、IEC矩形國標符號(IEC60617-12)和不再使用的DIN符號(DIN40700)。
其他的邏輯閘符號見邏輯閘符號表。
表達式
符號
功能表
繼電器邏輯
ANSI/IEEEStd91-1984
IEC60617-12
DIN40700
Y
=
A
+
B
¯
{\displaystyleY={\overline{A+B}}}
Y
=
A
∨
B
¯
{\displaystyleY={\overline{A\veeB}}}
Y
=
A
∨
¯
B
{\displaystyleY=A{\overline{\vee}}B}
A
B
Y
=
A
+
B
{\displaystyleY=A+B\,}
Y
=
A
+
B
¯
{\displaystyleY={\overline{A+B}}}
0
0
0
1
0
1
1
0
1
0
1
0
1
1
1
0
硬體描述和引腳分配[編輯]
反或閘是基本的閘電路,因此常用於電晶體-電晶體邏輯(TTL)和CMOS積體電路。
標準4000系列CMOS積體電路是4001,包含四個2輸入反或閘。
引腳分配如下:
4001四反或閘DIP封裝積體電路的引腳分配圖
輸入A1
輸入B1
輸出Q1
輸出Q2
輸入B2
輸入A2
VSS
輸入A3
輸入B3
輸出Q3
輸出Q4
輸入B4
輸入A4
VDD
可用型號[編輯]
大多數半導體製造商都生產這種元件,如快捷半導體公司、飛利浦、德州儀器,封裝方式分為直插DIP封裝和SOIC封裝(英語:small-outlineintegratedcircuit)兩種。
元件的數據表可在大多數元件資料庫查詢到。
常用的CMOS和TTL邏輯系列(英語:logicfamily)中,也有8輸入反或閘:
CMOS
4001:四2輸入反或閘
4025:三3輸入反或閘
4002:雙4輸入反或閘
4078:單8輸入反或閘
TTL
7402:四2輸入反或閘
7427:三3輸入反或閘
7425:雙4輸入反或閘(有閘門,已不再使用)
74260:雙5輸入反或閘
744078:單8輸入反或閘
反或閘在老式的RTL和ECL系列中很高效,使用非常普遍。
實現[編輯]
CMOS反或閘的積體電路版圖
上圖展示了使用NMOS線路的2輸入反或閘的構造。
如果輸入都是高電平,對應的NMOS就會接通,輸出會被拉到低電平;反之輸出會通過上拉電阻被拉到高電平。
下圖展示了使用CMOS技術的2輸入反或閘。
輸出端的二極體和電阻用來保護CMOS元件,以防其受到靜電放電(ESD)的損害,從而在電路的邏輯功能中發揮不了作用。
無緩衝CMOS2輸入反或閘
備選方案[編輯]
反及閘構建的反或閘
反或閘構建的反及閘
如果沒有專門的反或閘,可以用反及閘實現反或閘,方法是將兩個輸入接在一起的反及閘作為另外一個反及閘的兩個輸入,然後在後者的輸出接一個輸入接在一起的反及閘,即可實現反或閘。
任何邏輯閘都可以用反及閘的組合或反或閘的組合實現。
反或邏輯[編輯]
主條目:反或邏輯
反及閘實現的反或閘邏輯函數如下:
x
∨
¯
y
=
[
(
x
∧
¯
x
)
∧
¯
(
y
∧
¯
y
)
]
∧
¯
[
(
x
∧
¯
x
)
∧
¯
(
y
∧
¯
y
)
]
{\displaystylex{\overline{\lor}}y=\left[\left(x{\overline{\land}}x\right){\overline{\land}}\left(y{\overline{\land}}y\right)\right]{\overline{\land}}\left[\left(x{\overline{\land}}x\right){\overline{\land}}\left(y{\overline{\land}}y\right)\right]}
反或閘具有函數完備性,和反及閘一樣可以僅用其實現其他所有的邏輯功能。
NOT(非)
x
¯
{\displaystyle{\overline{x}}}
≡
{\displaystyle\equiv}
x
∨
¯
x
{\displaystylex{\overline{\lor}}x}
AND(與)
x
∧
y
{\displaystylex\landy}
≡
{\displaystyle\equiv}
(
x
∨
¯
x
)
∨
¯
(
y
∨
¯
y
)
{\displaystyle\left(x{\overline{\lor}}x\right){\overline{\lor}}\left(y{\overline{\lor}}y\right)}
NAND(與非)
x
∧
¯
y
{\displaystylex{\overline{\land}}y}
≡
{\displaystyle\equiv}
[
(
x
∨
¯
x
)
∨
¯
(
y
∨
¯
y
)
]
∨
¯
[
(
x
∨
¯
x
)
∨
¯
(
y
∨
¯
y
)
]
{\displaystyle\left[\left(x{\overline{\lor}}x\right){\overline{\lor}}\left(y{\overline{\lor}}y\right)\right]{\overline{\lor}}\left[\left(x{\overline{\lor}}x\right){\overline{\lor}}\left(y{\overline{\lor}}y\right)\right]}
OR(或)
x
∨
y
{\displaystylex\lory}
≡
{\displaystyle\equiv}
(
x
∨
¯
y
)
∨
¯
(
x
∨
¯
y
)
{\displaystyle\left(x{\overline{\lor}}y\right){\overline{\lor}}\left(x{\overline{\lor}}y\right)}
NOR(或非)
x
∨
¯
y
{\displaystylex{\overline{\lor}}y}
≡
{\displaystyle\equiv}
x
∨
¯
y
{\displaystylex{\overline{\lor}}y}
XOR(互斥或)
x
∨
_
y
{\displaystylex{\underline{\lor}}y}
≡
{\displaystyle\equiv}
(
x
∨
¯
y
)
∨
¯
[
(
x
∨
¯
x
)
∨
¯
(
y
∨
¯
y
)
]
{\displaystyle\left(x{\overline{\lor}}y\right){\overline{\lor}}\left[\left(x{\overline{\lor}}x\right){\overline{\lor}}\left(y{\overline{\lor}}y\right)\right]}
XNOR(同或)
x
∨
_
¯
y
{\displaystylex{\overline{\underline{\lor}}}y}
≡
{\displaystyle\equiv}
[
(
x
∨
¯
y
)
∨
¯
x
]
∨
¯
[
(
x
∨
¯
y
)
∨
¯
y
]
{\displaystyle\left[\left(x{\overline{\lor}}y\right){\overline{\lor}}x\right]{\overline{\lor}}\left[\left(x{\overline{\lor}}y\right){\overline{\lor}}y\right]}
蘊涵
x
→
y
{\displaystylex\rightarrowy}
≡
{\displaystyle\equiv}
[
(
x
∨
¯
x
)
∨
¯
y
]
∨
¯
[
(
x
∨
¯
x
)
∨
¯
y
]
{\displaystyle\left[\left(x{\overline{\lor}}x\right){\overline{\lor}}y\right]{\overline{\lor}}\left[\left(x{\overline{\lor}}x\right){\overline{\lor}}y\right]}
x
←
y
{\displaystylex\leftarrowy}
≡
{\displaystyle\equiv}
[
x
∨
¯
(
y
∨
¯
y
)
]
∨
¯
[
x
∨
¯
(
y
∨
¯
y
)
]
{\displaystyle\left[x{\overline{\lor}}\left(y{\overline{\lor}}y\right)\right]{\overline{\lor}}\left[x{\overline{\lor}}\left(y{\overline{\lor}}y\right)\right]}
等價
x
↔
y
{\displaystylex\leftrightarrowy}
≡
{\displaystyle\equiv}
[
(
x
∨
¯
y
)
∨
¯
x
]
∨
¯
[
(
x
∨
¯
y
)
∨
¯
y
]
{\displaystyle\left[\left(x{\overline{\lor}}y\right){\overline{\lor}}x\right]{\overline{\lor}}\left[\left(x{\overline{\lor}}y\right){\overline{\lor}}y\right]}
重言式
T
{\displaystyle{\mathsf{T}}}
≡
{\displaystyle\equiv}
[
(
x
∨
¯
x
)
∨
¯
x
]
∨
¯
[
(
x
∨
¯
x
)
∨
¯
x
]
{\displaystyle\left[\left(x{\overline{\lor}}x\right){\overline{\lor}}x\right]{\overline{\lor}}\left[\left(x{\overline{\lor}}x\right){\overline{\lor}}x\right]}
矛盾式
⊥
{\displaystyle\perp}
≡
{\displaystyle\equiv}
(
x
∨
¯
x
)
∨
¯
x
{\displaystyle\left(x{\overline{\lor}}x\right){\overline{\lor}}x}
參見[編輯]
維基共享資源中相關的多媒體資源:反或閘
閱論編數位電路概念
數位訊號
布林代數
開關
組合邏輯電路
序向邏輯電路
同步
異步
真值表
卡諾圖
有限狀態機
米利機
摩爾機
硬體模塊
邏輯閘
與
或
非
同
與非
或非
互斥或
同或
蘊含
TTL
74190
CMOS
加法器
乘法器
編碼器
解碼器
數據多工器
閂鎖
暫存器
正反器
RS
D
JK
T
儲存裝置
ROM
RAM
類比數位轉換器
數位類比轉換器
IC、VLSI
定製程度(半、全)
PLD
PAL
PLA
GAL
CPLD
FPGA
ASIC
設計
驗證
電子設計自動化(EDA)
硬體描述語言
Verilog
VHDL
邏輯綜合
硬體驗證語言
SystemVerilog
閱論編邏輯聯結詞
恆真(
⊤
{\displaystyle\top}
)
與非(
↑
{\displaystyle\uparrow}
)
反蘊涵(
←
{\displaystyle\leftarrow}
)
蘊涵(
→
{\displaystyle\rightarrow}
)
或(
∨
{\displaystyle\lor}
)
非(
¬
{\displaystyle\neg}
)
互斥或(
⊕
{\displaystyle\oplus}
)
雙條件(
↔
{\displaystyle\leftrightarrow}
)
命題
或非(
↓
{\displaystyle\downarrow}
)
非蘊涵(
↛
{\displaystyle\nrightarrow}
)
反非蘊涵(
↚
{\displaystyle\nleftarrow}
)
與(
∧
{\displaystyle\land}
)
恆假(
⊥
{\displaystyle\bot}
)
取自「https://zh.wikipedia.org/w/index.php?title=或非门&oldid=70490344」
分類:邏輯閘隱藏分類:含有英語的條目使用過時的math標籤格式的頁面
導覽選單
個人工具
沒有登入討論貢獻建立帳號登入
命名空間
條目討論
臺灣正體
不转换简体繁體大陆简体香港繁體澳門繁體大马简体新加坡简体臺灣正體
查看
閱讀編輯檢視歷史
更多
搜尋
導航
首頁分類索引特色內容新聞動態近期變更隨機條目資助維基百科
說明
說明維基社群方針與指引互助客棧知識問答字詞轉換IRC即時聊天聯絡我們關於維基百科
工具
連結至此的頁面相關變更上傳檔案特殊頁面靜態連結頁面資訊引用此頁面維基數據項目
列印/匯出
下載為PDF可列印版
其他專案
維基共享資源
其他語言
العربيةAzərbaycancaCatalàČeštinaDeutschEnglishEspañolEestiEuskaraفارسیSuomiहिन्दी日本語한국어LatinaLombardМакедонскиNederlandsPortuguêsRomânăSrpskohrvatski/српскохрватскиSimpleEnglishSlovenčinaСрпски/srpskiதமிழ்Українська粵語
編輯連結
延伸文章資訊
- 1組成電腦的基礎元件-- 邏輯閘
組成電腦的基本邏輯閘包含AND、OR、NOT、XOR 等四種,其中AND、OR、NOT 三種就可以 ... 換言之、AND 是在A B 兩者都為1 的時候才會輸出1,這和邏輯學上的「且」(AND...
- 2基本閘的認識 - 東海大學
電子學實驗室. 【基本邏輯閘的認識】. 使用的TTL 基本閘為74LS00. 使用的CMOS 基本閘為 74HC00 或 TC4011BP. 邏輯閘種類, 記號, 符號, IC編號. 1. 反閘.
- 3實驗八、數位邏輯
(3) E =hC/λ 電子伏特(eV);E =1240/λ(nm)=1.24/λ(μm) ;h:普朗克常數。 三、了解基本邏輯閘的應用邏輯閘的應用(AND、OR、NOT、NAND、NOR、).
- 4【Maker電子學】一次搞懂邏輯準位與電壓 - MakerPRO
當年的CMOS 電路還不夠成熟,因此邏輯電路大部分是由電晶體做成的,這種邏輯電路稱為TTL(transitor-transtor-logic),我們就找一顆TTL 的邏輯IC 來看看 ...
- 5邏輯閘介紹
誤,如果正確便可發揮其效能,邏輯閘可使用於IC(積體電路)、電腦主機板、航空儀器、電. 子通信、冷凍空調、電子控制……等各方面電子儀器上,可以說是在我們生活的週遭 ...