及閘- 維基百科，自由的百科全書

及閘（英語：AND gate）是數位邏輯中實現邏輯與的邏輯閘，功能見右側真值表。

僅當輸入均為高電壓（1）時，輸出才為高電壓（1）；若輸入中至多有一個高電壓時，則輸出為 ... 及閘 維基百科，自由的百科全書 跳至導覽 跳至搜尋 基本邏輯閘 緩衝 非 及 反及 或 或非 互斥或 同或 蘊含 蘊含非 輸入 輸出 A B AANDB 0 0 0 0 1 0 1 0 0 1 1 1 及閘（英語：ANDgate）是數位邏輯中實現邏輯與的邏輯閘，功能見右側真值表。

僅當輸入均為高電壓（1）時，輸出才為高電壓（1）；若輸入中至多有一個高電壓時，則輸出為低電壓。

換句話說，及閘的功能是得到兩個二進位數的最小值，而或閘的功能是得到兩個二進位數的最大值。

目次 1概述 2實現 3備選方案 4參見 5參考文獻 6外部連結 概述[編輯] 下列包括邏輯閘的3種符號：形狀特徵型符號（ANSI/IEEEStd91-1984）、IEC矩形國標（中國大陸）符號（IEC60617-12）和不再使用的DIN符號（DIN40700）。

其他的邏輯閘符號見邏輯閘符號表。

表達式 符號 功能表 繼電器邏輯 ANSI/IEEEStd91-1984 IEC60617-12 DIN40700 Y = A B {\displaystyleY=A\,B} Y = A ⋅ B {\displaystyleY=A\cdotB} Y = A ∧ B {\displaystyleY=A\wedgeB} A B Y = AB 0 0 0 0 1 0 1 0 0 1 1 1 若及閘的其中一個輸入取反則成為禁門（INHIBITlogicgate，INHIBITOR）。

實現[編輯] 及閘是基本的邏輯閘，因此大多數半導體製造商都會生產這種積體電路。

例如，在TTL積體電路7408和CMOS積體電路4081均由四個2輸入及閘構成。

CMOS及閘 NMOS及閘 及閘通常用n通道（NMOS）或p通道（PMOS）的MOSFET實現。

數位輸入a與b引起輸出F，這和及閘的功能一致。

備選方案[編輯] 反及閘構成的及閘 如果沒有現成的及閘，則可用反及閘{xandy=(xnandy)nand(xnandy)}或反或閘{(xandy=(xnorx)nor(ynory)}來實現，因為反及閘和反或閘被認為是「通用的邏輯閘電路」[1]，因為通過這兩種閘電路可以實現其他所有閘電路的功能。

若用反及閘實現及閘，則將一個反及閘的兩個輸入結在一起，然後在其輸入端接入一個雙輸入的反及閘；若用反或閘實現及閘，則將兩個輸入接在一起的反或閘分別作另外一個反或閘的兩個輸入，然後在後者的輸入接一個輸入接在一起的反或閘。

互斥或閘也可用來實現及閘，但很少使用。

參見[編輯] 維基共享資源中相關的多媒體資源：及閘 或閘 反閘 反及閘 反或閘 互斥或閘 邏輯代數 邏輯閘 參考文獻[編輯] ^ Mano,M.MorrisandCharlesR.Kime.LogicandComputerDesignFundamentals,ThirdEdition.PrenticeHall,2004.p.73. 閱論編數位電路概念 數位訊號 布林代數 開關 組合邏輯電路 序向邏輯電路 同步 異步 真值表 卡諾圖 有限狀態機 米利機 摩爾機 硬體模塊 邏輯閘 與 或 非 同 與非 或非 互斥或 同或 蘊含 TTL 74190 CMOS 加法器 乘法器 編碼器 解碼器 數據多工器 閂鎖 暫存器 正反器 RS D JK T 儲存裝置 ROM RAM 類比數位轉換器 數位類比轉換器 IC、VLSI 定製程度（半、全） PLD PAL PLA GAL CPLD FPGA ASIC 設計 驗證 電子設計自動化（EDA） 硬體描述語言 Verilog VHDL 邏輯綜合 硬體驗證語言 SystemVerilog 閱論編邏輯聯結詞 恆真（ ⊤ {\displaystyle\top} ） 與非（ ↑ {\displaystyle\uparrow} ） 反蘊涵（ ← {\displaystyle\leftarrow} ） 蘊涵（ → {\displaystyle\rightarrow} ） 或（ ∨ {\displaystyle\lor} ） 非（ ¬ {\displaystyle\neg} ） 互斥或（ ⊕ {\displaystyle\oplus} ） 雙條件（ ↔ {\displaystyle\leftrightarrow} ） 命題 或非（ ↓ {\displaystyle\downarrow} ） 非蘊涵（ ↛ {\displaystyle\nrightarrow} ） 反非蘊涵（ ↚ {\displaystyle\nleftarrow} ） 與（ ∧ {\displaystyle\land} ） 恆假（ ⊥ {\displaystyle\bot} ） 外部連結[編輯] http://www.khanacademy.org/cs/and-gate/1314805294 取自「https://zh.wikipedia.org/w/index.php?title=与门&oldid=71762160」 分類：​邏輯閘隱藏分類：​含有英語的條目使用過時的math標籤格式的頁面 導覽選單 個人工具 沒有登入討論貢獻建立帳號登入 命名空間 條目討論 臺灣正體 不转换简体繁體大陆简体香港繁體澳門繁體大马简体新加坡简体臺灣正體 查看 閱讀編輯檢視歷史 更多 搜尋 導航 首頁分類索引特色內容新聞動態近期變更隨機條目資助維基百科 說明 說明維基社群方針與指引互助客棧知識問答字詞轉換IRC即時聊天聯絡我們關於維基百科 工具 連結至此的頁面相關變更上傳檔案特殊頁面靜態連結頁面資訊引用此頁面維基數據項目 列印/匯出 下載為PDF可列印版 其他專案 維基共享資源 其他語言 አማርኛالعربيةAzərbaycancaবাংলাCatalàČeštinaDeutschEnglishEspañolEestiEuskaraفارسیSuomiFrançaisहिन्दीHrvatskiItaliano日本語한국어LatinaLombardМакедонскиമലയാളംNederlandsਪੰਜਾਬੀپنجابیPortuguêsRomânăSimpleEnglishSlovenčinaSlovenščinaСрпски/srpskiதமிழ்TürkçeУкраїнськаTiếngViệt粵語 編輯連結