卡諾圖- 維基百科，自由的百科全書

卡諾圖[編輯] ... 個最小項組織在給定的長方形表格中，同時為相鄰最小項（相鄰與項）運用鄰接律化簡提供了直觀的圖形工具。

但是，如果需要處理的邏輯函式的自變數較多（有五 ... 卡諾圖 維基百科，自由的百科全書 跳至導覽 跳至搜尋 此條目可參照英語維基百科相應條目來擴充。

若您熟悉來源語言和主題，請協助參考外語維基百科擴充條目。

請勿直接提交機械翻譯，也不要翻譯不可靠、低品質內容。

依版權協議，譯文需在編輯摘要註明來源，或於討論頁頂部標記{{Translatedpage}}標籤。

在邏輯代數中，卡諾圖（Karnaughmap）是真值表的變形，它可以將有n個變數的邏輯函式的 2 n {\displaystyle2^{n}} 個最小項組織在給定的長方形表格中，同時為相鄰最小項（相鄰與項）運用鄰接律化簡提供了直觀的圖形工具。

但是，如果需要處理的邏輯函式的自變數較多（有五個或更多的時候，此時有些項就很難圈了），那麼卡諾圖的行列數將迅速增加，使圖形更加複雜。

[1]:189 卡諾圖是貝爾實驗室的電信工程師莫里斯·卡諾（MauriceKarnaugh）在1953年發明的。

目次 1變量卡諾圖 2函數卡諾圖 3用卡諾圖化簡邏輯函數的步驟 4參考文獻 4.1引用 4.2來源 變數卡諾圖[編輯] 表示各最小項的 2 n {\displaystyle2^{n}} （n-變數數）個小格，排列呈矩形。

小格按「格雷碼」排列，保證最小項間「幾何相鄰」與「邏輯相鄰性」的統一。

（幾何相鄰有「內相鄰」「外相鄰」和「中心對稱」） 一個化簡4變數卡諾圖的例子： 某函式的真值表   A B C D f ( A , B , C , D ) {\displaystylef(A,B,C,D)} 0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 0 3 0 0 1 1 0 4 0 1 0 0 0 5 0 1 0 1 0 6 0 1 1 0 1 7 0 1 1 1 0 8 1 0 0 0 1 9 1 0 0 1 1 10 1 0 1 0 1 11 1 0 1 1 1 12 1 1 0 0 1 13 1 1 0 1 1 14 1 1 1 0 1 15 1 1 1 1 0 接下來我們用兩個不同的寫法，及四個不同的布林變數A,B,C,D和他們的相反值，來表示同一個尚未化簡的布林代數： f ( A , B , C , D ) = ∑ m i , i ∈ { 6 , 8 , 9 , 10 , 11 , 12 , 13 , 14 } {\displaystylef(A,B,C,D)=\sum_{}m_{i},i\in\{6,8,9,10,11,12,13,14\}} 這個 m i {\displaystyle{}m_{i}} 是卡諾圖的最小項（即圈出來的值 i {\displaystylei} 在真值表上顯示為1）。

f ( A , B , C , D ) = ∏ M i , i ∈ { 0 , 1 , 2 , 3 , 4 , 5 , 7 , 15 } {\displaystylef(A,B,C,D)=\prod_{}M_{i},i\in\{0,1,2,3,4,5,7,15\}} 這個 M i {\displaystyleM_{i}} 是卡諾圖的最大項（即圈出來的值 i {\displaystylei} 在真值表上顯示為0）。

函式卡諾圖[編輯] 把函式包含的所有最小項，以「1」填入變數卡諾圖對應編號的小格內。

用卡諾圖化簡邏輯函式的步驟[編輯] 如果表達式為最小項表達式，則可直接填入卡諾圖 如表達式不是最小項表達式，但是「與—或表達式」，可將其先化成最小項表達式，再填入卡諾圖。

也可直接填入。

合併相鄰的最小項，即根據下述原則畫圈 儘量畫大圈，但每個圈內只能含有 2 n {\displaystyle2^{n}} （n=0,1,2,3……）個相鄰項。

要特別注意對邊相鄰性和四角相鄰性。

圈的個數儘量少。

卡諾圖中所有取值為1的方格均要被圈過，即不能漏下取值為1的最小項。

在新畫的包圍圈中至少要含有1個未被圈過的1方格，否則該包圍圈是多餘的。

寫出化簡後的表達式。

每一個圈寫一個最簡與項，規則是，取值為l的變數用原變數表示，取值為0的變數用反變數表示，將這些變數相與。

然後將所有與項進行邏輯加，即得最簡與—或表達式。

在進行化簡時，如果用圖中真值為0的項更方便，可以用他們來處理，方法和真值取1時一樣，只是結果要再做一次求反。

參考文獻[編輯] 參照[編輯] ^StephenBrown,ZvonkoVranesic.FundamentalsofDigitalLogicwithVerilogDesign.McGraw-HillEducation.2002.ISBN 0-07-283878-7.  來源[編輯] 期刊文章 Karnaugh,Maurice.TheMapMethodforSynthesisofCombinationalLogicCircuits.TransactionsofAmericanInstituteofElectricalEngineerspartI.November1953,72(9):593–599.  閱論編數位電路概念 數位訊號 布林代數 開關 組合邏輯電路 序向邏輯電路 同步 異步 真值表 卡諾圖 有限狀態機 米利機 摩爾機 硬體模組 邏輯閘 與 或 非 同 與非 或非 互斥或 同或 蘊含 TTL 74190 CMOS 加法器 乘法器 編碼器 解碼器 數據多工器 閂鎖 暫存器 正反器 RS D JK T 儲存裝置 ROM RAM 類比數位轉換器 數位類比轉換器 IC、VLSI 客製化程度（半、全） PLD PAL PLA GAL CPLD FPGA ASIC 設計 驗證 電子設計自動化（EDA） 硬體描述語言 Verilog VHDL 邏輯綜合 硬體驗證語言 SystemVerilog 取自「https://zh.wikipedia.org/w/index.php?title=卡诺图&oldid=72569776」 分類：​數字電子布爾代數圖表隱藏分類：​需要從英語維基百科翻譯的條目 導覽選單 個人工具 沒有登入討論貢獻建立帳號登入 命名空間 條目討論 臺灣正體 不转换简体繁體大陆简体香港繁體澳門繁體大马简体新加坡简体臺灣正體 查看 閱讀編輯檢視歷史 更多 搜尋 導航 首頁分類索引特色內容新聞動態近期變更隨機條目資助維基百科 說明 說明維基社群方針與指引互助客棧知識問答字詞轉換IRC即時聊天聯絡我們關於維基百科 工具 連結至此的頁面相關變更上傳檔案特殊頁面靜態連結頁面資訊引用此頁面維基數據項目 列印/匯出 下載為PDF可列印版 其他專案 維基共享資源 其他語言 العربيةБългарскиCatalàČeštinaDeutschEnglishEspañolEestiEuskaraفارسیSuomiFrançaisGalegoעבריתMagyarBahasaIndonesiaItaliano日本語한국어NederlandsPolskiPortuguêsRomânăРусскийSlovenčinaСрпски/srpskiSvenskaதமிழ்TürkçeУкраїнськаTiếngViệt吴语 編輯連結