混合互補式金氧半導體及開關電晶體標準元件庫設計

目前主流的數位VLSI設計和邏輯電路合成軟體，都是以互補式金氧半導體(CMOS)邏輯為主，然而在許多應用中，以開關電晶體邏輯(Pass-Transistor Logic, PTL)設計為主。

資料載入處理中... 跳到主要內容 臺灣博碩士論文加值系統 ::: 網站導覽| 首頁| 關於本站| 聯絡我們| 國圖首頁| 常見問題| 操作說明 English |FB專頁 |Mobile 免費會員 登入| 註冊 功能切換導覽列 (167.99.71.17)您好！臺灣時間：2022/07/1307:15 字體大小：       ::: 詳目顯示 recordfocus 第1筆/ 共1筆  /1頁 論文基本資料 摘要 外文摘要 目次 參考文獻 紙本論文 QRCode 本論文永久網址: 複製永久網址Twitter研究生:蔡政軒研究生(外文):Cheng-HsuanTsai論文名稱:混合互補式金氧半導體及開關電晶體標準元件庫設計論文名稱(外文):DesignofHybridCMOS/Pass-Transistor-LogicStandardCellLibrary指導教授:蕭勝夫指導教授(外文):Shen-FuHsiao學位類別:碩士校院名稱:國立中山大學系所名稱:資訊工程學系研究所學門:工程學門學類:電資工程學類論文種類:學術論文論文出版年:2010畢業學年度:98語文別:中文論文頁數:76中文關鍵詞:特殊積體電路標準元件設計流程、標準元件庫、邏輯合成器、開關電晶體邏輯、互補式金氧半導體(CMOS)邏輯外文關鍵詞:CMOSlogic、LogicSynthesizer、StandardCellLibrary、ASICDesignFlow、Pass-Transition-Logic(PTL)相關次數: 被引用:0點閱:175評分:下載:0書目收藏:0 目前主流的數位VLSI設計和邏輯電路合成軟體，都是以互補式金氧半導體(CMOS)邏輯為主，然而在許多應用中，以開關電晶體邏輯(Pass-TransistorLogic,PTL)設計為主。

增加某些電路(如XOR)之速度、降低電路消耗功率、縮小電路面積為開關電晶體邏輯的主要優點。

雖然PTL已達良好的效能，但目前的電路設計自動化軟體工具還是以CMOS電路為主，沒使用PTL電路的原因是沒有適合且簡單的標準元件庫來提供給設計者設計。

本篇論文將提出能自動產生不同驅動能力和不同門檻電壓的標準元件庫並使用新的PTL電路合成器設計(混合PTL/CMOS電路元件)來達到面積、速度及功率等方面更好的結果。

PTL只需要少數幾種基本電路元件設計和佈局，就能合成所有的電路，因此很適合在製程技術日新月異的奈米時代用來合成單晶片系統(System-on-a-Chip,SoC)。

我們所提的PTL邏輯合成器使用Synopsys設計編譯器(DesignCompiler,DC)，利用標準元件庫的邏輯元件來進行邏輯轉換以及製程對應(technologymapping)，因此更能有效的嵌入在特殊積體電路標準元件設計流程(ASICcell-baseddesignflow)。

ThemainstreamofcurrentVLSIdesignandlogicsynthesisisbasedontraditionalCMOSlogiccircuits.However,variousnewlogiccircuitdesignstylesbasedonpass-transistorlogic(PTL)havebeenproposed.TheadvantageofPTLishigherspeed,smallerareaandlowerpowerforsomeparticularcircuitssuchasXOR.Sincemostcurrentautomaticlogicsynthesistools(suchasSynopsysDesignCompiler)arebasedonconventionalCMOSstandardcelllibrary,thecorrespondinglogicminimizationforCMOSlogiccannotbedirectlyemployedtogenerateefficientPTLcircuits.Inthisthesis,wedevelopanovelPTLsynthesizerthatcanefficientlygeneratePTL-basedcircuits.Weproposedanewsynthesismethod(hybridPTL/CMOSLibrarydesign)thathasmultipledrivingstrengthsandmultiplethresholdvoltagestoachievebetterperformanceinarea,speed,andpower.SincePTL-basedcircuitsareconstructedbyonlyafewbasicPTLcells,thelayoutsinPTLcellscanbeeasilyupdatedastheprocesstechnologymigratesrapidlyincurrentNanotechnologyera.TheproposedPTLlogicsynthesisflowemploysthepopularSynopsysDesignCompiler(DC)toperformlogictranslationandminimizationbasedonthestandardcelllibrarycomposedofPTLandCMOSlogiccells.Thus,thePTLdesignflowcanbeeasilyembeddedinthestandardcell-basedASICdesignflow. 第1章概論(Introduction)1第2章研究背景與相關研究(SurveyofRelatedWorks)62.1PTL電路設計62.1.1先前的PTL電路62.1.2PTLvs.CMOS102.2單純PTL合成102.3混合PTL/CMOS合成122.4Benchmarkcircuits13第3章標準元件庫的建立(ConstructStandardCellLibrary)143.1標準元件庫的一般格式143.1.1Library檔案的介紹153.1.2delay的分類183.1.3查表法介紹213.2SynopsyslibraryModel與VerilogModel建立213.3Place&RouteModel建立243.3.1LayoutRules243.3.2多種門檻電壓佈局273.4訂定一倍驅動能力的寬度27第4章多階PTL元件在混合互補式金氧半導體及開關電晶體元件庫設計(HybridPTL/CMOSLibraryDesignwithMulti-LevelPTLLogic)304.1新的混合PTL/CMOS邏輯合成流程304.2PTL基本元件324.3PTL邏輯元件334.3.1一階邏輯元件334.3.2多階邏輯元件374.4改良PTL邏輯元件的方法394.5不同驅動能力設計414.6多種門檻電壓電晶體設計43第5章比較與結果(ComparisonandResult)455.1PTL元件與CMOS元件之比較455.1.1PTL元件與CMOS元件在一倍驅動能力下之比較455.1.2PTL元件與CMOS元件在多倍(一、二與四倍)驅動能力之比較475.2PTL元件與Faraday元件之比較485.2.1一倍驅動能力PTL元件與Faraday元件之比較495.2.2多倍(一、二與四倍)驅動能力PTL元件與Faraday元件之比較505.2.3多門檻電壓的PTL元件與Faraday元件之比較57第6章結論與未來展望(ConclusionsandFeatureWork)626.1結論626.2未來展望62參考文獻63 [1]N.-H.-E.WesteandD.Harris,CMOSVLSIDesign,ACircuitsandSystemsPerspective,ThirdEdition,Addison-WesleyPublisher,2005,ISBN:0-321-26977-2.[2]C.-Y.Wu,J.-S.WangandM.-K.Tsai,“TheanalysisanddesignifCMOSmultidrainlogicandstackedmultidrainlogic,”IEEEJournalofSolid-StateCircuits(JSSC),Vol.SC-22,No.1,pp.47-56,Feb.1987.[3]I.-S.Abu-Khater,A.BellaouarandM.-I.Elmasry,”CircuitTechniquesforCMOSLow-PowerHigh-PerformanceMultipliers,”IEEEJournalofSolid-StateCircuits(JSSC),Vol.31,No.10,pp.1535-1546,Oct.1996.[4]L.Heller,W.Griffin,J.DavisandN.Thoma,“CascodeVoltageSwitchLogic：ADifferentialCMOSLogicFamily,”Proc.IEEEIntl.Conf.onSolid-StateCircuit,Vol.34,pp.16-17,Feb.1984.[5]R.-H.Krambeck,C.-M.LeeandH.-S.Law,”High-SpeedCompactCircuitswithCMOS,”IEEEJournalofSolid-StateCircuits(JSSC),Vol.SC-17,pp.614-619,June1982.[6]A.Jaekel,S.BandyopadhyayandG.-A.Jullien,”DesignofDynamicPass-TransistorLogicCircuitsUsing123DecisionDiagrams,”IEEETrans.onCircuitsandSystemsI,Vol.45,No.11,pp.1172–1181,Nov.1998.[7]S.Mutoh,T.Douseki,Y.Matsuya,T.Aoki,S.ShigematsuandJ.Yamada,“1-VPowerSupplyHigh-SpeedDigitalCircuitTechnologywithMultithreshold-VoltageCMOS,”IEEEJournalofSolid-StateCircuits(JSSC),Vol.30,No.8,pp.847-854,Aug.1995.[8]J.-H.PasternakandC.-A.-T.Salama,”DifferentialPass-TransistorLogic,”IEEECircuitsandDevicesMagazine,Vol.9,No.4,pp.23-28,July1993.[9]A.Parameswar,H.HaraandT.Sakurai,“ASwingRestoredPass-TransistorLogic-BasedMultiplyandAccumulateCircuitforMultimediaApplications,”IEEEJournalofSolid-StateCircuits(JSSC),Vol.31,No.6,pp.804-809,June1996.[10]F.-S.LaiandW.Hwang,“DesignandImplementationofDifferentialCascodeVoltageSwitchwithPass-Gate(DCVSPG)LogicforHigh-PerformanceDigitalSystems,”IEEEJournalofSolid-StateCircuits(JSSC),Vol.32,No.4,pp.563-573,Apr.1997.[11]T.-S.CheungandK.Asada,“Regenerativepasstransistorlogic:Acircuittechniqueforhighspeeddigitaldesign,“IEICETrans.Electron.,E79-C(9):1274–1283,1996.[12]K.Yano,T.Yamanaka,T.Nishida,M.Saito,K.ShimohigashiandA.Shimizu,“A3.8-nsCMOS16x16-bMultiplierUsingComplementaryPass-TransistorLogic,”IEEEJournalofSolid-stateCircuits(JSSC),Vol.25,No.2,pp.388-395,Apr.1990.[13]M.Suzuki,N.Ohkubo,T.Shinbo,T.Yamanaka,A.Shimizu,K.SasakiandY.Nakagome,”A1.5ns32bCMOSALUinDoublePass-TransistorLogic,”IEEEJournalofSolid-StateCircuits(JSSC),Vol.28,No.11,pp.1145-1150,Nov.1993.[14]P.Buch,A.Narayan,A.-R.NewtonandA.-L.Sangiovanni-Vincentelli,“Logicsynthesisforlargepasstransistorcircuits,”Proc.IEEEIntl.Conf.onCAD(ICCAD),pp.663–670,1997.[15]M.Yano,Y.Sasaki,K.RikinoandK.Seki,“Top-downPass-TransistorLogicDesign,”IEEEJournalofSolid-StateCircuits(JSSC),Vol.31,No.6,pp.792-803,June1996.[16]R.-S.ShelarandS.-S.Sapatnekar,“BDDDecompositionforDelayOrientedPassTransistorLogicSynthesis”,IEEETrans.VLSISystems,Vol.13,No.8,pp.957-970,Aug.2005.[17]S.Goel,A.KumarandM.-A.Bayoumi,”DesignofRobust,Energy-EfficientFullAddersforDeep-SubmicrometerDesignUsingHybrid-CMOSLogicStyle”,IEEETrans.VLSISystems,Vol.14,No.12,pp.1309-1321,Dec.2006.[18]S.Agarwal,V.-K.PavankumarandR.Yokesh,“Energy-Efficient,HighPerformanceCircuitsforArithmeticUnits”,Proc.IEEEIntl.Conf.onVLSIDesign,pp.371-376,2008.[19]J.-F.Lin,Y.-T.Hwang,M.-H.SheuandC.-C.Ho,“ANovelHigh-SpeedandEnergyEfficient10-TransistorFullAdderDesign”,IEEETrans.CircuitsandSystemsI,Vol.54,No.5,pp.1050-1059,May2007.[20]R.ZimmermannandW.Fichtner,“LowPowerLogicStyles:CMOSversusPass-transistorLogic,”IEEEJournalofSolid-StateCircuits(JSSC),Vol.32,No.7,pp.1079-1089,July1997.[21]C.SchollandB.Becker,“Onthegenerationofmultiplexercircuitsforpasstransistorlogic,”Proc.Design,AutomationandTestinEuropeConferenceandExhibition,pp.372–378,2000.[22]G.-R.ChoandT.Chen,“SynthesisofSingle/Dual-RailMixedPTL/StaticLogicforLow-PowerApplications,”IEEETrans.onComputer-AidedDesignofIntegratedCircuitsandSystems,Vol.23,No.2,pp.229-242,Feb.2004[23]S.-B.Akers,“BinaryDecisionDiagram,”IEEETrans.Computers,vol.C-27,No.6,pp.509-516,June1978.[24]M.Song,G.Kang,S.kimandB.Kang,“Designmethodologyforhighspeedandlowpowerdigitalcircuitswithenergyeconomizedpass-transistorlogic(EEPL),”Proc.22ndEuropeanConf.onSolid-StateCircuits,pp.120-123,1996.[25]W.Paik,H.KiandS.Kim,“Push-pullpass-transistorlogicfamilyforlowvoltageandlowpower,”Proc.22ndEuropeanConf.onSolid-StateCircuits,pp.116-119,1996[26]T.-H.Liu,A.AzizandJ.-L.Burns,“Performancedrivensynthesisforpass-transistorlogic,”Proc.Intl.WorkshoponLogicSynth.,pp.255–259,1998.[27]R.Chaudhry,T.-H.Liu,A.AzizandJ.-L.Burns,“Areaorientedsynthesisforpass-transistorlogic,”Proc.Intl.Conf.onComp.Design,pp.160–167,1998.[28]P.Lindren,M.Kerttu,M.ThorntonandR.Drechsler,“LowPowerOptimizationTechniqueforBDDMappedCircuits,”Proc.AsiaandSouthPacificConf.onDesignAutomation,pp.615-621,Feb.2001.[29]M.AvciandT.Yildirim,“Generaldesignmethodforcomplementpasstransistorlogiccircuits,”ElectronicsLetters,Vol.39,No.1,pp.46-48,Jan.2003.[30]C.YangandM.Ciesielski,“BDS:aBDD-basedlogicoptimizationsystem,”IEEETrans.onComputer-AidedDesignofIntegratedCircuitsandSystems,Vol.21,No.7,pp.866-876,July2002.[31]K.YipandD.Al-Khalili,“MultilevellogicsynthesisusinghybridpasslogicandCMOStopologies,”Proc.IEEConf.onCircuits,DevicesandSystems,Vol.150,no.5,pp.445-452,Oct.2003.[32]Y.Jiang,S.-S.SapatnekarandC.Bamji,”TechnologyMappingforHigh-PerformanceStaticCMOSandPassTransistorLogicDesigns,”IEEETrans.onVeryLargeScaleIntegration(VLSI)Systems,Vol.9,No.5,pp.577–589,Oct.2001.[33]R.-S.ShelarandS.-S.Sapatnekar,“RecursivebipartitioningofBDDsforPerformanceDrivenSynthesisofPassTransistorLogic,”Proc.IEEEIntl.Conf.onCAD(ICCAD),pp.449–452,Nov.2001.[34]Y.Sasaki,K.Yano,S.Yamashita,H.Chikata,K.Rikino,K.UchiyamaandK.Seki,“Multi-levelpass-transistorlogicforlow-powerULSIs,”Proc.Intl.Symp.onLowpowerElectronics,pp.14–15,Oct.1995.[35]S.Yanashita,K.Yano,Y.Sasaki,Y.Akita,H.Chikata,K.RikinoandK.Seki,“Pass-transistor/CMOScollaboratedlogic:Thebestofbothworlds,”Proc.Symp.onVLSICircuits,DigestTechnicalPapers,pp.31–32,1997.[36]C.YangandM.Ciesielski,“SynthesisformixedCMOS/PTLlogic,”Proc.EuropeConf.andExhibitiononDesign,AutomationandTest,pp.750,2000.[37]J.-D.Meindl,“Gigascaleintegration:Istheskythelimit?,”IEEECircuitsandDevicesMagazine,Vol.12,pp.19–32,Nov.1996.[38]J.-M.Rabaey,DigitalIntegratedCircuits.EnglewoodCliffs,NJ:Prentice-Hall,1996.[39]F.BrglezandH.Fujiwara,“Aneutralnetlistof10combinationalbenchmarkcircuitsandatargettranslatorinFortran,”Proc.IEEEIntl.Symp.onCircuitsandSystems,vol.21,no.12,pp.695-698,June1985.[40]F.Brglez,D.BryanandK.Kozminski,“CombinatorialProfilesofSequentialBenchmarkCircuits,”Proc.IEEEIntl.Symp.onCircuitsandSystems,vol.6,no.4,pp.1929-1934,1989.[41]S.Yang,“Logicsynthesisandoptimizationbenchmarksuserguideversion3.0,”Tech.Rep.,MicroelectronicsCenterofNorthCarolina,P.O.Box12889,ResearchTrianglePark,NC27709,1991.[42]E.-J.Marinissen,V.IyengarandK.Chakrabarty,“ASetofBenchmarksforModularTestingofSOCs,”Proc.ofIEEEIntl.Conf.onTest(ITC''02),pp.519-528,Oct.2002.[43]IEEEStandardforandAdvancedLibraryFormat(ALF)DescribingIntegratedCircuit(IC)Technology,Cells,andBlocks,IEEEstandard1603TM-2003,2004[44]SynopsysCorporation,LibraryCompilerUserGuide:ModelingTimingandPower,2004[45]Faraday’s90nmtechnologystandardcelllibraryguideline:90nmGENERICCOREP&RLayoutGuidev1.0[46]Faraday’s90nmtechnologygenericcoredatabook:FSD0A_ADataBook[47]Shen-FuHsiao,Ming-YuTsaiandChia-ShengWen,”LowArea/PowerSynthesisUsingHybridPassTransistor/CMOSLogicCellsinStandardCell-BasedDesignEnvironment,”Proc.ofIEEECircuitandSystemsSociety,vol.57,no.1,pp.21-25,2009.[48]Ming-YuTsai,“AnEfficientHybridCMOS/PTL(Pass-Transistor-Logic)SynthesizerandItsApplicationstotheDesignofArithmeticUnitsand3DGraphicsProcessors”Masterthesis,Dept.ofComputerScienceandEngineering,NationalSunYat-SenUniversity,Oct.2009.  國圖紙本論文 推文 網路書籤 推薦 評分 引用網址 轉寄                                                                                                                                                                                                                    top 相關論文 相關期刊 熱門點閱論文 1. 有效率的混合互補式金氧半導體及開關電晶體合成器及在算術單元和三維繪圖處理器設計之應用   1. 張光旭，應用IDEF0方法分析產品研發流程之研究，臺北科技大學學報第三十四   1. 混合式CORDIC處理器架構設計、分析及應用 2. 有效率的混合互補式金氧半導體及開關電晶體合成器及在算術單元和三維繪圖處理器設計之應用 3. 低功耗可動態重組之多重精確度特殊功能單元設計 4. 採用捨棄式乘法器與平方器的硬體函數計算單元之設計最佳化 5. GPU繪圖處理器之效能優化與低功率設計 6. 低功耗多讀寫埠記憶體之實作及在繪圖處理器之應用 7. 查表為主函數運算之改良式綜合誤差分析位元截斷法 8. 使用動態規劃法之立體視差估算硬體設計 9. 使用多重常數捨棄式乘法器之低成本有限脈衝響應濾波器設計 10. 結合位元截斷法和查表式函數求值之座標旋轉單元產生器設計 11. 以查表為主的函數計算與錯誤更正碼之設計 12. 使用位元截斷法之查表式函數求值單元自動產生器設計 13. 使用對數數系之低成本可程式化頂點處理器設計、實作與驗證 14. 以查表為主之函數運算的表格面積縮減方法 15. 應用於角度旋轉與極座標轉換之表格為主算數處理器設計     簡易查詢 | 進階查詢 | 熱門排行 | 我的研究室