邏輯門_TTL和CMOS的區別 - 台部落

TTL和CMOS的區別區別相關概念TTL電平： 輸出高電平>2.4V,輸出低電平<0.4V。

在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。

最小輸入高電平和低電 ... 請輸入正確的登錄賬號或密碼 註冊 忘記密碼 首頁 數字電路 正文 邏輯門_TTL和CMOS的區別 原創 JCMLSY 2020-06-2314:17 TTL和CMOS的區別 區別 相關概念 TTL電平： 輸出高電平>2.4V,輸出低電平<0.4V。

在室溫下，一般輸出高電平是3.5V，輸出低電平 是0.2V。

最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是 0.4V。

CMOS電平： 邏輯電平電壓接近於電源電壓，0邏輯電平接近於0V。

而且具有很寬的噪聲容限。

電平轉換電路： 因爲TTL和COMS的高低電平的值不一樣（ttl5vcmos3.3v），所以互相連接時需 要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。

哈哈 OC門，即集電極開路門電路，OD門，即漏極開路門電路，必須外界上拉電阻和電源才能 將開關電平作爲高低電平用。

否則它一般只作爲開關大電壓和大電流負載，所以又叫做驅 動門電路。

TTL和COMS電路比較： TTL電路是電流控制器件，而coms電路是電壓控制器件。

TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。

COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。

COMS電路本身的功耗與輸入信號的脈衝頻率有關，頻率越高，芯片集越熱，這是正常現象。

COMS電路的鎖定效應： COMS電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大。

這種效應就是鎖定效應。

當產生鎖定效應時，COMS的內部電流能達到40mA以上，很容易燒燬芯片。

防禦措施： 在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。

芯片的電源輸入端加去耦電路，防止VDD端出現瞬間的高壓。

在VDD和外電源之間加線流電阻，即使有大的電流也不讓它進去。

當系統由幾個電源分別供電時，開關要按下列順序：開啓時，先開啓COMS電路得電源，再開啓輸入信號和負載的電源；關閉時，先關閉輸入信號和負載的電源，再關閉COMS電路的電源。

COMS電路的使用注意事項 COMS電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。

所以 ，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恆定的電平。

輸入端接低內組的信號源時，要在輸入端和信號源之間要串聯限流電阻，使輸入的 電流限制在1mA之內。

當接長信號傳輸線時，在COMS電路端接匹配電阻。

當輸入端接大電容時，應該在輸入端和電容間接保護電阻。

電阻值爲R=V0/1mA.V0是 外界電容上的電壓。

COMS的輸入電流超過1mA，就有可能燒壞COMS。

TTL門電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）： 懸空時相當於輸入端接高電平。

因爲這時可以看作是輸入端接一個無窮大的電阻。

在門電路輸入端串聯10K電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電平。

因爲由TTL門電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於910歐時，它輸入來的低電平信號才能被門電路識別出來，串聯電阻再大的話輸入端就一直呈現高電平。

這個一定要注意。

COMS門電路就不用考慮這些了。

TTL電路有集電極開路OC門，MOS管也有和集電極對應的漏極開路的OD門，它的輸出就叫做開漏輸出。

OC門在截止時有漏電流輸出，那就是漏電流，爲什麼有漏電流呢？那是因爲當三機管截止的時候，它的基極電流約等於0，但是並不是真正的爲0，經過三極管的集電極的電流也就不是真正的0，而是約0。

而這個就是漏電流。

開漏輸出：OC門的輸出就是開漏輸出；OD門的輸出也是開漏輸出。

它可以吸收很大的電流，但是不能向外輸出的電流。

所以，爲了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。

OD門一般作爲輸出緩衝/驅動器、電平轉換器以及滿足吸收大負載電流的需要。

主要區別 TTL高電平3.6V到5V，低電平0V到2.4V CMOS電平Vcc可達到12V CMOS電路輸出高電平約爲0.9Vcc，而輸出低電平約爲 0.1Vcc。

CMOS電路不使用的輸入端不能懸空，會造成邏輯混亂。

TTL電路不使用的輸入端懸空爲高電平 另外，CMOS集成電路電源電壓可以在較大範圍內變化，因而對電源的要求不像TTL集成電路那樣嚴格。

用TTL電平他們就可以兼容 TTL電平是5V，CMOS電平一般是12V。

因爲TTL電路電源電壓是5V，CMOS電路電源電壓一般是12V。

5V的電平不能觸發CMOS電路，12V的電平會損壞TTL電路，因此不能互相兼容匹配。

TTL電平標準 輸出L：<0.8V；H：>2.4V。

輸入L：<1.2V；H：>2.0V TTL器件輸出低電平要小於0.8V，高電平要大於2.4V。

輸入，低於1.2V就認爲是0，高於2.0就認爲是1。

CMOS電平： 輸出L：<0.1Vcc；H：>0.9Vcc。

輸入L：<0.3Vcc；H：>0.7Vcc. CMOS電路的功耗要比TTL電路低,CMOS電路怕靜電 區分方法 CMOS是場效應管構成，TTL爲雙極晶體管構成。

COMS的邏輯電平範圍比較大，一般在5V～15V，TTL只能在5V下工作。

CMOS的高低電平之間相差比較大、抗干擾性強，TTL則相差小，抗干擾能力差。

CMOS功耗很小，TTL功耗較大，一般在1～5mA/門。

CMOS的工作頻率較TTL略低，但是高速CMOS速度與TTL差不多相當。

TTL電路是電流控制器件，而coms電路是電壓控制器件。

TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。

COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。

COMS電路本身的功耗與輸入信號的脈衝頻率有關，頻率越高，芯片集越熱，這是正常現象。

ttl和cmos的區別有很多，通過上面的七種方法就可以把兩者區分開，是非常實用的方法。

數字電路 發表評論 登录 所有評論 還沒有人評論，想成為第一個評論的人麼?請在上方評論欄輸入並且點擊發布. 相關文章 時序邏輯電路的設計 【1.設計步驟】 ①功能描述 即將功能表現爲邏輯函數或狀態轉換表的形式 ②化簡：合併等價狀態 ③狀態分配：狀態編碼 ④選定觸發器類型，得出電路方程 ⑤畫出邏輯圖 ⑥檢查自啓動 【2.例】 同步 普罗米修斯1024 2020-07-0522:31:32 數字電路SR鎖存器D鎖存器 SR鎖存器 S輸入R重置 Q輸出 R爲0，S爲1，Q=1；R爲0，S爲0，Q與上一個狀態保持不變;R爲1，Q=0 D鎖存器    D觸發器在時鐘上升沿，將D複製到Q，在其他時間段，保持不變         Lisuic 2020-06-2722:50:43 verilog編寫異步時序中的握手信號 在數字電路設計中，往往不存在一個系統共用一個時鐘源的情況，在異步電路中，爲了使得數據之間的傳輸不發生錯誤，基本有以下三種方式：1.寄存器打兩拍2.握手信號3.異步fifo 下面簡單介紹一下握手信號，做過iic通信的小夥伴應該知道在ii SLAM_masterFei 2020-06-2507:35:00 D觸發器的建立時間和保持時間原理 大家都知道D觸發器需要建立時間和保持時間，它們的含義大家也清楚，但是爲什麼需要建立時間Tsu和保持時間Th？下圖展示了一般D觸發器的內部結構 具體的分析有興趣可以慢慢分析，不是很難。

主要說一下大概：默認SD,RD信號爲高，cp=0時，D SLAM_masterFei 2020-06-2507:35:00 I2C協議簡析 一.技術性能:   串行的8位雙向數據傳輸位速率在標準模式下可達100kbit/s快速模式下可達400kbit/s高速模式下可達3.4Mbit/s；   支持多機通訊；   支持多主控模塊，但同一時刻只允許有一個主控；    wirror800 2020-06-2417:52:14 1.數電覆刻之數制碼制和運算 上完課發現自己看的書的內容有點淺了，復刻 1.換算： 二進制--B 八進制-O 十進制-D 十六進制-H 小數的精確度問題： 例如要求精度1% 就是2^-m<=0.01,換算成2^m>=10^-2 兩邊同時用log，即得 遗忘是原罪 2020-06-2416:46:38 7.數電覆刻之門電路 課堂練習： Y=A’B’CD’+ACD’+ABC’D 約束條件：C和D不可能相同 1.約束條件：C⊙D=0==》在C和D不同時答案相同而不是=0/1 C'D'+CD=0（在CD相同時=1） 遗忘是原罪 2020-06-2416:46:17 8.數電覆刻之CMOS 電流傳輸特性：和電壓特性對應，在BC段纔有電流 一：噪聲容限 1.輸入端噪聲容限：在保證輸出信號基本不變時，輸入信號允許的變化 2.VNH=VOH(min)-VIH(min) VNL=VIH(max)-VOL 遗忘是原罪 2020-06-2416:46:10 9.數電覆刻之CMOS反相器+其他類型CMOS門電路 一：消耗 1.靜態： 就是NP兩個有一個截止，一個導通時 因爲有一個MOS管完全截止，所以電流很小，即功耗很小 2.動態： 即兩個MOS管狀態變化的過程 (從一個穩定工作狀態到另一個穩定狀態) 功耗分爲兩部分 1.PC：負載 遗忘是原罪 2020-06-2416:46:10 簡單硬件知識介紹 兩個對象：寄存器，Pin腳 關鍵：寄存器控制 pin腳 使能輸入/輸出寄存器的作用是控制寄存器與Pin腳的連接通道   爲輸入/輸出功能 1）在使能輸出寄存器下，把寄存器的值傳給Pin腳，而輸出寄存器的值從哪裏來呢 IamIthink 2020-06-2222:42:59 試用74LS194加74151設計一個從Q0端輸出100111序列信號的序列信號發生器.要求電路能自啓動,且越簡單越好        本例的設計可以參考"試用74LS194加74151設計一個從Q3端輸出100111序列信號的序列信號發生器"的設計過程.        在博文《試用74LS194加74151設計一個從Q0端輸出100111序列信號的序列 好梦成真Kevin 2020-06-2210:20:12 以6片74160爲核心,接成基本電子鐘      在之前的博客中和大家分享了帶控制功能的電子鐘模型,可能該模型有些難於理解,且設計過程有些過於複雜,不利於初學者掌握設計技術.最近一段時間也寫了不少關於74160應用的博文,也是時候該複習一下前面設計中用到的知識 好梦成真Kevin 2020-06-2210:20:12 74160ENT引腳設計法+同步置數法接成365進制加法計數電路      之前已完成了使用ENT引腳設計法接成1000進制加法計數電路這一任務,現在只需將設計好的1000進制加法計數電路稍加修改,便可構成365進制加法計數電路. 題目:將用ENT引腳設計法接成的1000進制加法計數電路, 好梦成真Kevin 2020-06-2210:20:12 ※用D觸發器和必要的門電路設計一個同步3位右移移位寄存器.在此基礎上再加必要的門電路構成序列信號發生器,產生序列信號00010111         之前我們已經學習過該如何使用74160/74163實現序列信號發生器的方法,下面我們再學習另一種實現序列信號發生器的設計方法——這種方法比用74160/74163加門電路/74151/74153的設計方法難度要大,須 好梦成真Kevin 2020-06-2209:33:21 以74160爲核心部件構成帶修改時間、電子錶啓動雙控制信號的簡易電子時鐘 題目:用6片74160、若干邏輯門電路組成帶修改時間、電子錶啓停雙控制信號的簡易電子時鐘. 分析:     之前在博客中提到過,採用同步置數法設計的電路雖然顯示穩定,但由於已佔用LOAD'引腳,故在設計修改時間模塊時會遇到 好梦成真Kevin 2020-06-2209:33:21 J JCMLSY 24小時熱門文章 電阻的四線制接法（開爾文四線檢測） E1線路知識要點 人物性格描寫（形容詞） 什麼是“月結30天”？(轉) python正則表達式解決包含且不包含某字符串的問題 快速解決ChromeSSL錯誤ERR_SSL_VERSION_OR_CIPHER_MISMATCH ดูหนังDoctorStrange2[จอมเวทย์มหากาฬกับมัลติเวิร์สมหาภัย](2022)เต็มเรื่องHDพากย์ไทยTHAI 暗網網址集合 rhino7.0破解版下載|Rhinoceros7中文破解版下載(附註冊機) 以太網詳解（一）-MAC/PHY/MII/RMII/GMII/RGMII基本介紹 最新文章 邏輯門_TTL和CMOS的區別 Python筆記1_Python的數據容器 數據結構與算法（C++）學習筆記：查找（更新完畢） Python學習筆記4_數據分析與深度學習三巨頭_結構分析 二叉樹的應用_哈夫曼樹（C++）_靜態 最新評論文章 dayjs時間轉換，模糊時間、精確時間 ElasticSearch7.3學習(三十四)----生產環境集羣部署總結 ElasticSearch基本使用姿勢二 Redis一主三從三哨兵之Docker-compose 問題是表象，淡定纔有解決的可能 跌倒，成年人都是自己爬起來的 興致勃勃的活着，真的那麼難嗎？ 問題是表象，淡定纔有解決的可能 “包辦式”未來V.S“自由式”未來，你的選擇正確了嗎？01020304