低溫複晶矽薄膜電晶體中汲極漏電流抑制方法之研究

詳目顯示 ; 98 · 中文 · 69 · 低溫複晶矽、薄膜電晶體、汲極漏電流 · Low-temperature polycrystalline-silicon (LTPS)、Thin-film-transistor (TFT)、Drain leakage current. 資料載入處理中... 圖書館首頁| 網站地圖| 首頁| 本站說明| 聯絡我們| 相關資源| 台聯大論文系統| 操作說明 | English 簡易查詢 進階查詢 論文瀏覽 熱門排行 我的研究室 上傳論文 建檔說明 常見問題 帳號：guest(167.99.71.17)          離開系統 字體大小：       詳目顯示 第1筆/ 共1筆  /1頁 以作者查詢圖書館館藏、以作者查詢臺灣博碩士論文系統、以作者查詢全國書目 論文基本資料 摘要 外文摘要 論文目次 參考文獻 電子全文 作者(中文):張宜菁作者(外文):Chang,Yi-Ching論文名稱(中文):低溫複晶矽薄膜電晶體中汲極漏電流抑制方法之研究論文名稱(外文):StudyofDrainLeakageCurrentSuppressionMethodforLTPSTFTs指導教授(中文):金雅琴林崇榮指導教授(外文):King,Ya-ChinLin,Chrong-Jung學位類別:碩士校院名稱:國立清華大學系所名稱:電子工程研究所學號:9763501出版年(民國):99畢業學年度:98語文別:中文論文頁數:69中文關鍵詞:低溫複晶矽、薄膜電晶體、汲極漏電流外文關鍵詞:Low-temperaturepolycrystalline-silicon(LTPS)、Thin-film-transistor(TFT)、Drainleakagecurrent相關次數: 推薦:0點閱:1593評分:下載:104收藏:0 LTPS-TFTs元件，由於晶粒邊界與晶粒內之缺陷以及其較陡的汲極端接面，使其關閉時的漏電流特性與一般的MOSFETs元件不同。

為了分析LTPS-TFTs元件之漏電特性，我們利用製程模擬軟體定義出元件的二維架構，再而藉由電性模擬軟體讀取經由其建構完成的元件架構，了解漏電之成因，進而提出藉由熱電洞注入降低汲極端電場的方法。

論文中並模擬討論在不同量的熱電洞及儲存位置對漏電流特性之影響。

在實驗方面，本論文探討熱電洞注入效應對元件的影響，利用能帶間熱電洞的注入效應，改善閘極引發汲極漏電流(Gate-induced-drain-leakagecurrent,GIDL)，增加低溫複晶矽薄膜電晶體的開關電流比，且針對修復速度、可靠度做詳細的分析及討論，達到優越的元件特性。

LTPS-TFTs,duetothehighdensitydefectslocatedatthegrainboundaryandthein-grainaswellassharperdrainjunction,exhibituniqueoff-sateleakagecurrentcharacteristics.Thetwo-dimensionalprocesssimulatorwasadoptedforconstructingthepoly-SiTFTstructure,andthenelectriccharacteristicsofthedevicewerethenevaluatedbythe2D-devicesimulator.Inthissimulation,itwasfoundthatbyintroducinghotholesinthedielectricfilm,GIDLcanbeeffectivelysuppressed.Throughaseriesofsimulations,theamountaswellasthelocationofthepositionchargestoredinthedielectriclayerforthebestsuppressioneffectisanalyzed.Basedontheexperimentalresults,theGIDLcurrentcanbesignificantlysuppressedafterband-to-bandhothole(BBHH)stress.Thisstressmethodisabletoincreasetheon/offratiooftheLTPS-TFTs.Finally,thespeedofhotholeinjectedandthestabilityofthesuppressioneffectisinvestigated. 摘要iABSTRACTii致謝iii內文目錄iv附圖目錄vi表格目錄x第一章序論11.1研究動機11.2章節介紹2第二章低溫複晶矽薄膜電晶體汲極漏電流之特性回顧32.1元件結構對於汲極漏電流的影響32.1.1Offset-GateTFT結構32.1.2Gate-OverlappedLDDTFT結構42.1.3Self-AlignedFIDTFT結構52.2Stress引發汲極漏電流的變化52.2.1閘極高電壓stress52.2.2汲極加閘極高電壓stress62.3汲極漏電流特性比較7第三章低溫複晶矽薄膜電晶體中汲極漏電流抑制方法123.1LTPS-TFTs製作流程與關閉電流來源分析123.2元件特性模擬143.2.1電洞注入位置143.2.2儲存於介電層之電洞對於元件特性的影響153.2.3電洞注入對汲極漏電流之影響163.3小結16第四章實驗量測結果與討論314.1電洞注入方式314.1.1Fowler-Nordheim(FN)穿隧314.1.2能帶間熱電洞注入機制324.1.3熱電洞注入效率334.2高溫活化汲極漏電流特性的影響354.3光漏電流特性的變化354.4電洞注入對元件特性之影響364.5小結37第五章總結65參考文獻66 [1]S.D.Brotherton,“Polystallinesiliconthinfilmtransistors,”Semicond.Sci.Technol.,vol.10,NO.6,pp.721-738,JUNE1995.[2]T.Noma,T.Yonehara,H.Kumomi,“Crystalformsbysolid‐staterecrystallizationofamorphousSifilmsonSiO2,”Appl.Phys.Lett.,vol.59,NO.6,pp.653-655,1991.[3]Seok-WoonLee,Seung-KiJoo,“Lowtemperaturepoly-Sithin-filmtransistorfabricationbymetal-inducedlateralcrystallization,”IEEEElectronDeviceLett.,vol.17.,NO.4.,Aug.2002,pp.160-162.[4]ToshiyukiSameshima,MasakiHaraandSetsuoUsui,“XeClExcimerLaserAnnealingUsedtoFabricatePoly-SiTFT's,”Jpn.J.Appl.Phys.28,1989,pp.1789-1793.[5]Sang-HoonJung,Woo-JinNam,andMin-KooHan,“Anewvoltage-modulatedAMOLEDpixeldesigncompensatingforthresholdvoltagevariationinpoly-SiTFTs,”IEEEElectronDeviceLett.,vol.25.,NO.10.,Oct.2004,pp.690-692.[6]Jung-HoonOh,Hoon-JuChung,Nae-InLee,andChul-HiHan,“Ahigh-endurancelow-temperaturepolysiliconthin-filmtransistorEEPROMcell,”IEEEElectronDeviceLett.,vol.21.,NO.6.,JUNE2000,pp.304.[7]KazuhiroKobayashi,HiroyukiMurai,TakaoSakamoto,KrisBaert,HidetadaTokioka,TakashiSugawara,YuuichiMasutani,HirofumiNamizakiandMasahiroNunoshita,“ANovelFabricationMethodforPolycrystallineSiliconThin-FilmTransistorswithaSelf-AlignedLightlyDopedDrainStructure,”Jpn.J.Appl.Phys.32,1993,pp.469-473.[8]Byung-HyukMin,Kanicki,J.,“ElectricalcharacteristicsofnewLDDpoly-SiTFTstructuretoleranttoprocessmisalignment,”IEEEElectronDeviceLett.,vol.20,NO.7.,Jul1999,pp.335-337.[9]Yung-ChunWu,Ting-ChangChang,Po-TsunLiu,Cheng-WeiChou,Yuan-ChunWu,Chun-HaoTu,Chun-YenChang,“Reductionofleakagecurrentinmetal-inducedlateralcrystallizationpolysiliconTFTswithdual-gateandmultiplenanowirechannels,”IEEETrans.ElectronDevices,vol.26,NO.9,Setp.2005,pp.646-648.[10]Min-CheolLee,Min-KooHan,“Poly-SiTFTswithasymmetricdual-gateforkinkcurrentreduction,”IEEEElectronDeviceLett.,vol.25,NO.1,Jan.2004,pp.25-27.[11]Byung-HyukMin,Cheol-MinPark,Min-KooHan,“Anoveloffsetgatedpolysiliconthinfilmtransistorwithoutanadditionaloffsetmask,”IEEEElectronDeviceLett.,vol.16,NO.5,May1995,pp.161-163.[12]Kwon-YoungChoi,Min-KooHan,“Anovelgate-overlappedLDDpoly-Sithin-filmtransistor,”IEEEElectronDeviceLett.,vol.17,NO.12,Dec1996,pp.566-568.[13]Horng-ChihLin,Yu,C.-M.,Lin,C.-Y.,Yeh,K.-L.,Tiao-YuanHuang,Tan-FuLei,“Anovelthin-filmtransistorwithself-alignedfieldinduceddrain,”IEEEElectronDeviceLett.,vol.22,NO.1,Jan2001,pp.26-28.[14]Takabatake,M.,Ohwada,J.,Ono,Y.A.,Ono,K.,Mimura,A.,Konishi,N.,“CMOScircuitsforperipheralcircuitintegratedpoly-SiTFTLCDfabricatedatlowtemperaturebelow600°C,”IEEETrans.ElectronDevices,vol.38,NO.6,Jun1991,pp.1303-1309.[15]YukiharuUraoka,HiroshiYano,TomoakiHatayama,TakashiFuyuki,MasahiroNunoshita,“ComprehensiveStudyonReliabilityofLow-TemperaturePoly-SiThin-FilmTransistorsunderDynamicComplimentaryMetal-OxideSemiconductorOperations,”Jpn.J.Appl.Phys.41,2002,pp.2414-2418.[16]YukiharuUraoka,TomoakiHatayama,TakashiFuyuki,TetsuyaKawamura,YujiTsuchihashi,“ReliabilityofHigh-FrequencyOperationofLow-TemperaturePolysiliconThinFilmTransistorsunderDynamicStress,”Jpn.J.Appl.Phys.39,2000,pp.L1209-L1212.[17]KowMingChang,YuanHungChung,GinMingLin,“AnomalousvariationsofOFF-Stateleakagecurrentinpoly-SiTFTunderstaticstress,”IEEEElectronDeviceLett.,vol.23,NO.5,May2002,pp.255-257.[18]KohjiOhgata,YasuyoshiMishima,NobuoSasaki,“Anewdopantactivationtechniqueforpoly-SiTFTswithaself-alignedgate-overlappedLDDstructure,”IEDMTech.Dig.,2000,pp.205-208.[19]T.Sameshima,S.Usui,andM.Sekiya,“XeClexcimerlaserannealingusedinthefabricationofpoly-SiTFT’s,”IEEEElectronDeviceLetters.,vol.EDL-7,No.5,1986,pp.276.[20]AS.Grove.In:“Physicsandtechnologyofsemiconductordevices.”Wiley,NewYork,1967.[21]Y.Kuo“Plasmaenhancedchemicalvapordepositedsiliconnitrideasagatedielectricfilmforamorphoussiliconthinfilmtransistors—Acriticalreview,”Vacuum,vol.51,Dec.1998,pp.741.[22]Min-KooHan,andInHyukSong,“InvitedPaper:LowTemperaturePoly-SiTFTswithAdvancedDeviceStructures,”SIDSymposiumDigestofTechnicalPapers,vol.34,no.1,May2003,pp.1490-1493.[23]Chan,T.Y.,Chen,J.,Ko,P.K.,Hu,C.,“Theimpactofgate-induceddrainleakagecurrentonMOSFETscaling,”IEEEElectronDeviceLett.,vol.33,1987,pp.718-721.[24]AaronMarmorsteinandApostolosT.Voutsas,“ASystematicStudyandOptimizationofParametersAffectingGrainSizeandSurfaceRoughnessinExcimerLaserAnnealedPolysiliconThinFilms,”J.Appl.Phys.,Vol.82,pp.1,1997.[25]M.LenzlingerandE.H.Snow,“Fowler-NordheimtunnelingintothermallygrownSiO2,”J.Appl.Phys.,Vol.40,No.1,pp.278-283,1969.[26]JoeE.Brewer,ManzurGill,“Nonvolatilememorytechnologieswithemphasisonflash,”IEEEpress,2008,page:341-342.[27]Ayres,J.R.,Brotherton,S.D.,Clarence,I.R.,Dobson,P.J.,“Photocurrentsinpoly-SiTFTs,”IEEProc.-Circuits,DevicesSyst.,vol.141,NO.1,Feb1994,pp.27-32. 論文全文摘要 推文 推薦 評分 引用網址 轉寄         top 相關論文 1. 嵌入式低溫複晶矽非揮發性記憶體之研究 2. 嵌入式金屬-氮化矽-氧化層低溫複晶矽薄膜非揮發性記憶體在系統化面板上之應用 3. 元件可靠度模型之建立與互補式金氧半高頻積體電路可靠度分析 4. 新型溝槽式分離閘快閃式記憶體 5. 分離閘快閃式記憶體之資料保存模型研究 6. 高密度嵌入式非揮發性記憶體之研究 7. 高動態範圍之數位輸出像素感測器 8. 新式具高動態範圍影像感測器元件之研究 9. 低電壓暨低電容暫態電壓抑制器之研究 10. 具高動態範圍之4T主動式影像感測器元件及操作方式 11. 由模擬來探討FloatingGateMemory及SONOS元件微小化之極限 12. SiliconNanocrystalPhotosensorIntegratedonLow-TemperaturePoly-SiliconDisplayPanel 13. 互補式金氧半積體電路之對消式溫度感測器之設計 14. 新型非揮發性氮化層嵌入式邏輯記憶體之研究 15. 互補式金氧半影像感測器幾何與微透鏡結構之整合設計     簡易查詢 | 進階查詢 | 論文瀏覽 | 熱門排行 | 管理/審核者登入