或閘- 維基百科，自由的百科全書

或閘（英語：OR gate）是數位邏輯中實現邏輯或的邏輯閘，功能見右側真值表。

只要兩個輸入中至少有一個為高電平（1），則輸出為高電平（1）；若兩個輸入均為低電 ... 或閘 維基百科，自由的百科全書 跳至導覽 跳至搜尋 基本邏輯閘 緩衝 非 及 反及 或 或非 互斥或 同或 蘊含 蘊含非 輸入A B 輸出AORB 0 0 0 0 1 1 1 0 1 1 1 1 或閘（英語：ORgate）是數位邏輯中實現邏輯或的邏輯閘，功能見右側真值表。

只要兩個輸入中至少有一個為高電平（1），則輸出為高電平（1）；若兩個輸入均為低電平（0），輸出才為低電平（0）。

換句話說，或閘的功能是得到兩個二進位數的最大值，而及閘的功能是得到兩個二進位數的最小值。

目次 1概述 22個輸入以上的或門 3硬體描述和引腳分配 4硬體描述語言 5實現 5.1備選方案 6線或 7參見 概述[編輯] 下列包括邏輯閘的3種符號：形狀特徵型符號（ANSI/IEEEStd91-1984）、IEC矩形國標符號（IEC60617-12）和不再使用的DIN符號（DIN40700）。

其他的邏輯閘符號見邏輯閘符號表。

表達式 符號 功能表 繼電器邏輯 ANSI/IEEEStd91-1984 IEC60617-12 DIN40700 Y = A + B {\displaystyleY=A+B\,} Y = A ∨ B {\displaystyleY=A\veeB} A B Y = A + B 0 0 0 0 1 1 1 0 1 1 1 1 2個輸入以上的或閘[編輯] 輸入個數最少的或閘是2輸入或閘（OR2），但除此之外還有多個輸入的反及閘。

確定或閘需要的輸入個數後，多輸入或閘就可用若干個2輸入或閘實現。

下列圖示展示了幾種不同的設計方法，注意在設計時要注意訊號的傳播延遲問題以及需要的邏輯閘數目，以選擇最適宜的設計方案。

如果我們需要的輸入個數小於多輸入或閘的輸入個數，就要將不需要的輸入接低電平（0，接地）。

OR4，由OR2實現，較為經濟的方案 OR4，由OR2實現，不適宜的方案 OR3減少輸入實現的OR2 OR3 硬體描述和引腳分配[編輯] 原理圖展示了標準4071CMOS積體電路中或閘的排列 或閘是基本的邏輯閘，因此常用於TTL和CMOS積體電路邏輯系列。

標準4000系列CMOS積體電路是4071，包含四個獨立的2輸入或閘，而傳統的TTL版本是7432。

原始的7432或閘有很多衍生版本的元件，這些元件都有相同的引腳分配，但內部結構是不同的，這使這些元件能在不同的電壓範圍以及更快的速度下進行運算。

除標準2輸入或閘外，還有3輸入和4輸入或閘。

在CMOS系列中，型號有： 4075：三3輸入或閘 4072：雙4輸入或閘 4071：四2輸入或閘 TTL變體包括： 74LS32：四2輸入或閘（小功率蕭特基版本) 74HC32：四2輸入或閘（高速CMOS版本），電流消耗低/電壓範圍大 74LVC32：上述晶片的低電壓CMOS版本 硬體描述語言[編輯] module(a,b,c); inputa,b; outputc; c=aorb; endmodule; 實現[編輯] CMOS或閘 開關實現的或閘 備選方案[編輯] 僅用反及閘構建的或閘 如果沒有專門的或閘，可以用反及閘實現或閘，方法是將兩個輸入接在一起的反及閘作為另外一個反及閘的兩個輸入，即可實現或閘。

任何邏輯閘都可以用反及閘的組合實現。

線或[編輯] 在集極開路門的邏輯輸出為低電平有效時，或功能可以通過將數個輸出接在一起來實現，這種布置稱為「線或」，這時OC門的輸出就如很多電路中的控制訊號。

或功能的實現尤其常用於僅為N或P型的電晶體積體電路的加工。

參見[編輯] 維基共享資源中相關的多媒體資源：或閘 閱論編數位電路概念 數位訊號 布林代數 開關 組合邏輯電路 序向邏輯電路 同步 異步 真值表 卡諾圖 有限狀態機 米利機 摩爾機 硬體模塊 邏輯閘 與 或 非 同 與非 或非 互斥或 同或 蘊含 TTL 74190 CMOS 加法器 乘法器 編碼器 解碼器 數據多工器 閂鎖 暫存器 正反器 RS D JK T 儲存裝置 ROM RAM 類比數位轉換器 數位類比轉換器 IC、VLSI 定製程度（半、全） PLD PAL PLA GAL CPLD FPGA ASIC 設計 驗證 電子設計自動化（EDA） 硬體描述語言 Verilog VHDL 邏輯綜合 硬體驗證語言 SystemVerilog 閱論編邏輯聯結詞 恆真（ ⊤ {\displaystyle\top} ） 與非（ ↑ {\displaystyle\uparrow} ） 反蘊涵（ ← {\displaystyle\leftarrow} ） 蘊涵（ → {\displaystyle\rightarrow} ） 或（ ∨ {\displaystyle\lor} ） 非（ ¬ {\displaystyle\neg} ） 互斥或（ ⊕ {\displaystyle\oplus} ） 雙條件（ ↔ {\displaystyle\leftrightarrow} ） 命題 或非（ ↓ {\displaystyle\downarrow} ） 非蘊涵（ ↛ {\displaystyle\nrightarrow} ） 反非蘊涵（ ↚ {\displaystyle\nleftarrow} ） 與（ ∧ {\displaystyle\land} ） 恆假（ ⊥ {\displaystyle\bot} ） 取自「https://zh.wikipedia.org/w/index.php?title=或门&oldid=70490342」 分類：​邏輯閘隱藏分類：​含有英語的條目使用過時的math標籤格式的頁面 導覽選單 個人工具 沒有登入討論貢獻建立帳號登入 命名空間 條目討論 臺灣正體 不转换简体繁體大陆简体香港繁體澳門繁體大马简体新加坡简体臺灣正體 查看 閱讀編輯檢視歷史 更多 搜尋 導航 首頁分類索引特色內容新聞動態近期變更隨機條目資助維基百科 說明 說明維基社群方針與指引互助客棧知識問答字詞轉換IRC即時聊天聯絡我們關於維基百科 工具 連結至此的頁面相關變更上傳檔案特殊頁面靜態連結頁面資訊引用此頁面維基數據項目 列印/匯出 下載為PDF可列印版 其他專案 維基共享資源 其他語言 አማርኛالعربيةAzərbaycancaCatalàČeštinaDeutschEnglishEspañolEestiEuskaraفارسیSuomiFrançaisHrvatskiItaliano日本語한국어LatinaLombardМакедонскиമലയാളംNederlandsPortuguêsRomânăSrpskohrvatski/српскохрватскиSimpleEnglishSlovenčinaSlovenščinaСрпски/srpskiதமிழ்TürkçeУкраїнська粵語 編輯連結