組合邏輯電路- 維基百科，自由的百科全書

從電路結構分析，組合電路由各種邏輯閘組成，網絡中無記憶元件，也無回饋線。

... 或者提出的邏輯功能，整理出滿足該邏輯的電路，這個過程稱為數位電路的邏輯設計。

組合邏輯電路 維基百科，自由的百科全書 跳至導覽 跳至搜尋 在數位電路理論中，組合邏輯電路（英語：Combinatoriallogic,combinationallogic）是一種邏輯電路，它的任一時刻的穩態輸出，僅僅與該時刻的輸入變量的取值有關，而與該時刻以前的輸入變量取值無關。

相對於組合邏輯電路，序向邏輯電路的輸出結果除了依照目前的輸入外也和先前的輸入有關係。

從電路結構分析，組合電路由各種邏輯閘組成，網絡中無記憶元件，也無回饋線。

組合邏輯是在電腦被用來做輸入的訊號跟儲存的資料作邏輯代數運算之用。

實際上電腦電路都會混用包含組合邏輯和時序邏輯的電路。

舉例來說，算術運算邏輯單元（ALU）中，儘管ALU是由循序邏輯的程式裝置所控制，而數學的運算就是從組合邏輯製產生的。

計算機中用到的其他電路，如半加器、全加器、半減器（英語：halfsubtractor）、全減器（英語：fullsubtractor）、數據多工器、數據分配器、編碼器和解碼器也用來構成組合邏輯電路。

組合電路的分析[編輯] 由已知的邏輯電路圖，找出輸入變量和輸出函數之間的邏輯關係，達到分析電路功能，評價設計好壞，維護系統硬體，改善電路設計的目的，這個過程稱為數位電路的邏輯分析。

組合電路分析的步驟： 組合電路的設計[編輯] 邏輯設計又稱為邏輯綜合，根據給定的邏輯條件或者提出的邏輯功能，整理出滿足該邏輯的電路，這個過程稱為數位電路的邏輯設計。

組合電路設計的步驟： 閱論編數位電路概念 數位訊號 布林代數 開關 組合邏輯電路 序向邏輯電路 同步 異步 真值表 卡諾圖 有限狀態機 米利機 摩爾機 硬體模塊 邏輯閘 與 或 非 同 與非 或非 互斥或 同或 蘊含 TTL 74190 CMOS 加法器 乘法器 編碼器 解碼器 數據多工器 閂鎖 暫存器 正反器 RS D JK T 儲存裝置 ROM RAM 類比數位轉換器 數位類比轉換器 IC、VLSI 定製程度（半、全） PLD PAL PLA GAL CPLD FPGA ASIC 設計 驗證 電子設計自動化（EDA） 硬體描述語言 Verilog VHDL 邏輯綜合 硬體驗證語言 SystemVerilog 取自「https://zh.wikipedia.org/w/index.php?title=组合逻辑电路&oldid=68611291」 分類：​電路數字電子隱藏分類：​含有英語的條目 導覽選單 個人工具 沒有登入討論貢獻建立帳號登入 命名空間 條目討論 臺灣正體 不转换简体繁體大陆简体香港繁體澳門繁體大马简体新加坡简体臺灣正體 查看 閱讀編輯檢視歷史 更多 搜尋 導航 首頁分類索引特色內容新聞動態近期變更隨機條目資助維基百科 說明 說明維基社群方針與指引互助客棧知識問答字詞轉換IRC即時聊天聯絡我們關於維基百科 工具 連結至此的頁面相關變更上傳檔案特殊頁面靜態連結頁面資訊引用此頁面維基數據項目 列印/匯出 下載為PDF可列印版 其他語言 AfrikaansالعربيةБългарскиCatalàČeštinaDanskDeutschEnglishEspañolEuskaraفارسیहिन्दीMagyarItaliano한국어NederlandsPolskiPortuguêsРусскийСрпски/srpskiไทยУкраїнська 編輯連結