反互斥或閘- 維基百科，自由的百科全書 - Wikipedia

同或門（英語：XNOR gate，偶爾寫作ENOR gate、ExNOR gate，在Intel處理器中，此項功能被命名為"test"），又稱異或非門，是數字邏輯中實現邏輯雙條件的邏輯門，功能見 ... 反互斥或閘 語言 監視 編輯 基本邏輯門 緩衝 非 及 反及 或 或非 異或 同或 蘊含 蘊含非 輸入A B 輸出AXNORB 0 0 1 0 1 0 1 0 0 1 1 1 同或門（英語：XNORgate，偶爾寫作ENORgate、ExNORgate，在Intel處理器中，此項功能被命名為"test"），又稱異或非門，是數字邏輯中實現邏輯雙條件的邏輯門，功能見右側真值表。

若兩個輸入的電平相同，則輸出為高電平（1）；若兩個輸入的電平相異，則輸出為低電平（0）。

目次 1概述 2硬件描述和引腳分配 3備選方案 4參見 5參考文獻 概述編輯 下列包括邏輯門的3種符號：形狀特徵型符號（ANSI/IEEEStd91-1984）、IEC矩形國標符號（IEC60617-12）和不再使用的DIN符號（DIN40700）。

其他的邏輯門符號見邏輯門符號表。

表達式 符號 功能表 繼電器邏輯 ANSI/IEEEStd91-1984 IEC60617-12 DIN40700 Y = A ⊕ B ¯ {\displaystyleY={\overline{A\oplusB}}}   Y = A ⊙ B {\displaystyleY={A\odotB}}   Y = A ∨ _ B ¯ {\displaystyleY={\overline{A\,{\underline{\lor}}\,B}}}   Y = A ∨ _ ¯ B {\displaystyleY=A\,{\overline{\underline{\lor}}}\,B}         或  A B Y = A ⊕ B {\displaystyleY=A\oplusB}   Y = A ⊕ B ¯ {\displaystyleY={\overline{A\oplusB}}}  0 0 0 1 0 1 1 0 1 0 1 0 1 1 0 1   Y = A ⊕ B ¯ {\displaystyleY={\overline{A\oplusB}}}  等價於 Y = A ⋅ B + A ¯ ⋅ B ¯ {\displaystyleY=A\cdotB+{\overline{A}}\cdot{\overline{B}}}  。

硬件描述和引腳分配編輯 同或門是基本的邏輯門，因此在TTL和CMOS集成電路中都是可以使用的。

標準的4000系列（英語：4000series）CMOS集成電路為4077，包含四個獨立的2輸入同或門。

引腳分配如下：  74266四同或門DIP封裝集成電路的引腳分配圖 輸入A1 輸入B1 輸出Q1 輸出Q2 輸入B2 輸入A2 Vss 輸入A3 輸入B3 輸出Q3 輸出Q4 輸入B4 輸入A4 Vdd 包括NXP在內的很多半導體製造商都生產這一元件，封裝方式分為直插DIP封裝和SOIC封裝（英語：small-outlineintegratedcircuit）兩種。

元件的資料表（英語：datasheet）可在大多數元件數據庫查詢到。

備選方案編輯 如果沒有現成的同或門，我們可利用四個或非門或五個與非門來實現，連線方法見下圖。

因為與非門和或非門是「通用的門電路」，因此任何一個邏輯函數都可單獨由與非邏輯或或非邏輯來實現。

 僅用或非門實現的同或門  僅用與非門實現的同或門 參見編輯 維基共享資源中相關的多媒體資源：同或門克羅內克函數 邏輯雙條件參考文獻編輯 Tietze,Ulrich;Schenk,Christoph.Halbleiter-Schaltungstechnik.Springer.2002年12月.ISBN 3-540-42849-6.  Beuth,Klaus.Digitaltechnik.Vogel.1998年10月.ISBN 3-8023-1755-6.  Seifart,Manfred;Beikirch,Helmut.Digitaltechnik.DigitaleSchaltungentechnik.1998年5月.ISBN 3-341-01198-6.  取自「https://zh.wikipedia.org/w/index.php?title=同或门&oldid=70490352」