四位元加減法器

電路方塊圖. P5-4.gif (5232 bytes). 邏輯符號. P6-1.gif (2498 bytes). IC7483接腳圖（四位元平行加法器）. P6-2.gif (1646 by...

7483 IC 四位元二進位全加器購買7483 IC 全加器/加法器.

8-bit 7483 加減法器的原理如下: Su為加/減法的選擇輸入；當Su = Low時，B之值不受影響，故輸出為A + B， ...

兩個BCD相加時，最大為9+9+1（前級進位）＝19，當和為0～9時兩者均相同，大於9就有差異產生，由於加法器都是用二進制碼的方式運算，因此，若要符合BCD碼的格式，總合 ...