ALU電路 - 數位邏輯設計實驗結報

8-bit 7483 加減法器的原理如下: Su為加/減法的選擇輸入；當Su = Low時，B之值不受影響，故輸出為A + B， ... 數位邏輯設計實驗結報 實驗五 ALU電路 組別:3G 組員:B85506052林冠明 B85506062李奕竹 實驗目的: 瞭解中央處理器（CPU）中的算術與邏輯單元（ALU）的設計。

　 實驗結報: 1.分析所設計之電路圖及實驗結果。

答: 　　　　 74181　-可執行兩個8bit的資料的加減法電路: 74181加減法器的原理如下: 連接兩個4-bit的74181處理8-bit的加減法,一個責低4-bit(3~0)，另一個負責高 4-bit(7~4)， 由A和B輸入，F輸出。

由switch控制M.S3.S2.S1.S0。

當Switch為01001=AplusB.Cn為1.則可相加. 當Switch為00110=AminusB.Cn為0.則可相減. 　8-bit7483加減法器 8-bit7483加減法器的原理如下: Su為加/減法的選擇輸入；當Su =Low時，B之值不受影響，故輸出為A+B，而當Su=High時，B之值經過XOR變成1的補數，同時將Su加到加法器之最低位元(C0接腳)，形成B的2的補數，故輸出為A -B。

　　 　 2.74182為一個Look-Ahead CarryGenerator，請利用它和7483組合設計一個12Bits之加法器電路，並且比較此電路與純粹利用7483的加法器電路之優缺點為何。

答: 　 3.如何利用74181來判定兩筆資料是否相等(Comparator)？ 試簡單列舉此功能可應用的一些例子。

答: 　　　　74181的第14接腳輸出,即是判斷輸入資料A,B是否相等。

這項功能可應用的範圍很廣,例如鬧鐘,微波爐等需要比較時間的控制器, 及各種需要搜尋取代功能的晶片等等。

4.修改您的74181的設計，使其可以執行兩個8-Bit資料的加法、減法 、AND、OR及XOR等運算，其中算術與邏輯運算的功能選擇請用開關來選擇。

答: 　　　我們的設計是利用Switch來控制所有的輸入, 所以不用改電路,只要改　Switch(M,S3,S2,S1,S0)的值就可以了. 　 M S3 S2 S1 S0 PLUS 0 1 0 0 1 MINUS 0 0 1 1 0 AND 1 1 0 1 1 OR 1 1 1 1 0 X-OR 1 0 1 1 0