8.1 加法器 - 數位邏輯學-第八章

電路方塊圖. P5-4.gif (5232 bytes). 邏輯符號. P6-1.gif (2498 bytes). IC7483接腳圖（四位元平行加法器）. P6-2.gif (1646 bytes) ... 8.1加法器 8.1.1、組合邏輯IC概論 IC依電路大小分為：（Integrated Circuit） 1.小型積體電路SSI（Small-Scale IC） 2.中型積體電路MSI（Medium-Scale IC） 3.大型積體電路LSI（Large-Scale IC） 4.超大型積體電路VLSI（VeryLarge-ScaleIC） 邏輯閘數目 電路元件數目 SSI 10個以下 100個以下 MSI 10個到100個之間 100個到1000個之間 LSI 100個到1000個之間 1000個到10000個之間 VLSI 1000個以上 10000個以上 8.1.2、基本加法器 8.1.2.1、半加器（HalfAdder）   設A為被加數，B為加數，S為總和，C為進位 真值表 布林函數 　 符號 邏輯電路 8.1.2.2、全加器（FullAdder）   設A為被加數，B為加數，Ci為前一級進位    S為總和，Co為進位 真值表 布林函數 　 符號 邏輯電路 8.1.2.3、利用半加器組成全加器 符號 電路 　 8.1.3、二進位加法器 8.1.3.1、二位元平行加法器 電路方塊 邏輯符號 IC7482接腳圖（二位元平行加法器） 8.1.3.2、四位元平行加法器 電路方塊圖 邏輯符號 IC7483接腳圖（四位元平行加法器） 8.1.3.3、八位元平行加法器    利用兩個7483（四位元平行加法器）組成 高位元組 低位元組 8.1.4、BCD加法器 BCD加法運算原則： 將二個BCD碼先以4位元二進位數加法運算。

運算後四位元總和小於或等於9（1001B），且無進位產生，則此」和」為有效BCD值。

運算後四位元總和大於9（1001B）或有進位產生，則必須將」和」再加上6（011B），才為有效BCD值。

將上述步驟產生三進位加至下一位數。

   依上述原則可得一真值表 輸出Y=0表示有效BCD碼，不加6。

輸出Y=1表示需要加6調整。

Y=B3B2+B3B1+C4   =B3(B2+B1)+C4 　 利用2個7483（四位元二進位加法器）及上述調整函數Y，可得電路如下：